SmartFusion2 MSS
Konfigurasi Pengawal DDR
Libero SoC v11.6 dan lebih baru
pengenalan
SmartFusion2 MSS mempunyai pengawal DDR terbenam. Pengawal DDR ini bertujuan untuk mengawal memori DDR luar cip. Pengawal MDDR boleh diakses dari MSS dan juga dari fabrik FPGA. Selain itu, pengawal DDR juga boleh dipintas, menyediakan antara muka tambahan kepada fabrik FPGA (Mod Pengawal Lembut (SMC)).
Untuk mengkonfigurasi pengawal MSS DDR sepenuhnya, anda mesti:
- Pilih laluan data menggunakan Konfigurator MDDR.
- Tetapkan nilai daftar untuk daftar pengawal DDR.
- Pilih frekuensi jam memori DDR dan fabrik FPGA kepada nisbah jam MDDR (jika perlu) menggunakan MSS CCC Configurator.
- Sambungkan antara muka konfigurasi APB pengawal seperti yang ditakrifkan oleh penyelesaian Permulaan Periferi. Untuk litar Permulaan MDDR yang dibina oleh Pembina Sistem, rujuk "Laluan Konfigurasi DDR MSS" pada halaman 13 dan Rajah 2-7.
Anda juga boleh membina litar pemula anda sendiri menggunakan Permulaan Persisian kendiri (bukan oleh Pembina Sistem). Rujuk Panduan Pengguna Permulaan Periferi Kendiri SmartFusion2.
Konfigurator MDDR
Konfigurator MDDR digunakan untuk mengkonfigurasi laluan data keseluruhan dan Parameter Memori DDR luaran untuk pengawal MSS DDR.
Tab Umum menetapkan tetapan Memori dan Antara Muka Fabrik anda (Rajah 1-1).
Tetapan Memori
Masukkan Masa Penyelesaian Memori DDR. Inilah masa yang diperlukan oleh memori DDR untuk memulakan. Nilai lalai ialah 200 us. Rujuk Helaian Data Memori DDR anda untuk nilai yang betul untuk dimasukkan.
Gunakan Tetapan Memori untuk mengkonfigurasi pilihan memori anda dalam MDDR.
- Jenis Memori – LPDDR, DDR2 atau DDR3
- Lebar Data – 32-bit, 16-bit atau 8-bit
- SECDED Enabled ECC – HIDUP atau MATI
- Skim Timbang Tara – Jenis-0, Jenis -1, Jenis-2, Jenis-3
- ID Keutamaan Tertinggi – Nilai yang sah adalah dari 0 hingga 15
- Lebar Alamat (bit) – Rujuk Helaian Data Memori DDR anda untuk bilangan bit alamat baris, bank dan lajur untuk memori LPDDR/DDR2/DDR3 yang anda gunakan. pilih menu tarik turun untuk memilih nilai yang betul untuk baris/bank/lajur seperti dalam helaian data memori LPDDR/DDR2/DDR3.
Nota: Nombor dalam senarai tarik turun merujuk kepada bilangan bit Alamat, bukan bilangan mutlak baris/bank/lajur. Untuk exampOleh itu, jika memori DDR anda mempunyai 4 bank, pilih 2 (2 ²=4) untuk bank. Jika memori DDR anda mempunyai 8 bank, pilih 3 (2³ =8) untuk bank.
Tetapan Antara Muka Fabrik
Secara lalai, pemproses Cortex-M3 keras disediakan untuk mengakses Pengawal DDR. Anda juga boleh membenarkan Master fabrik mengakses Pengawal DDR dengan mendayakan kotak semak Tetapan Antara Muka Fabrik. Dalam kes ini, anda boleh memilih salah satu daripada pilihan berikut:
- Gunakan Antara Muka AXI – Master fabrik mengakses Pengawal DDR melalui antara muka AXI 64-bit.
- Gunakan Antara Muka AHBLite Tunggal – Master fabrik mengakses Pengawal DDR melalui antara muka AHB 32-bit tunggal.
- Gunakan dua Antara Muka AHBLite – Dua Master fabrik mengakses Pengawal DDR menggunakan dua antara muka AHB 32-bit.
Konfigurasi view (Rajah 1-1) kemas kini mengikut pilihan Antara Muka Fabrik anda.
Kekuatan Pemacu I/O (DDR2 dan DDR3 sahaja)
Pilih salah satu daripada kekuatan pemacu berikut untuk I/O DDR anda:
- Kekuatan Separuh Pandu
- Kekuatan Pemacu Penuh
Libero SoC menetapkan Piawaian DDR I/O untuk sistem MDDR anda berdasarkan jenis Memori DDR dan Kekuatan Pemacu I/O anda (seperti ditunjukkan dalam Tab 1-1).
Jadual 1-1 • Kekuatan Pemacu I/O dan Jenis Memori DDR
| Jenis Memori DDR | Pemanduan Separuh Kekuatan | Pemanduan Kekuatan Penuh |
| DDR3 | SSTL15I | SSTL15II |
| DDR2 | SSTL18I | SSTL18II |
| LPDDR | LPDRI | LPDRII |
IO Standard (LPDDR sahaja)
Pilih salah satu daripada pilihan berikut:
- LVCMOS18 (Kuasa Terendah) untuk standard LVCMOS 1.8V IO. Digunakan dalam aplikasi LPDDR1 biasa.
- LPDDRI Nota: Sebelum anda memilih standard ini, pastikan papan anda menyokong standard ini. Anda mesti menggunakan pilihan ini apabila menyasarkan papan M2S-EVAL-KIT atau SF2-STARTER-KIT. Piawaian LPDDRI IO memerlukan perintang IMP_CALIB dipasang pada papan.
Penentukuran IO (LPDDR sahaja)
Pilih salah satu daripada pilihan berikut apabila menggunakan standard LVCMOS18 IO:
- On
- Mati (Lazim)
Penentukuran ON dan OFF secara pilihan mengawal penggunaan blok penentukuran IO yang menentukur pemacu IO kepada perintang luaran. Apabila MATI, peranti menggunakan pelarasan pemacu IO pratetap.
Apabila HIDUP, ini memerlukan perintang IMP_CALIB 150-ohm untuk dipasang pada PCB.
Ini digunakan untuk menentukur IO kepada ciri PCB. Walau bagaimanapun, apabila ditetapkan kepada HIDUP, perintang perlu dipasang atau pengawal memori tidak akan dimulakan.
Untuk maklumat lanjut, rujuk AC393-SmartFusion2 dan Aplikasi Garis Panduan Reka Bentuk Papan IGLOO2
Nota dan Panduan Pengguna Antara Muka DDR Berkelajuan Tinggi SmartFusion2 SoC FPGA.
Konfigurasi Pengawal MDDR
Apabila anda menggunakan Pengawal MSS DDR untuk mengakses Memori DDR luaran, Pengawal DDR mesti dikonfigurasikan semasa masa jalan. Ini dilakukan dengan menulis data konfigurasi ke daftar konfigurasi pengawal DDR khusus. Data konfigurasi ini bergantung pada ciri-ciri memori DDR luaran dan aplikasi anda. Bahagian ini menerangkan cara memasukkan parameter konfigurasi ini dalam konfigurator pengawal MSS DDR dan cara data konfigurasi diuruskan sebagai sebahagian daripada penyelesaian Permulaan Periferi keseluruhan.
Daftar Kawalan MSS DDR
Pengawal MSS DDR mempunyai satu set daftar yang perlu dikonfigurasikan semasa masa jalan. Nilai konfigurasi untuk daftar ini mewakili parameter yang berbeza, seperti mod DDR, lebar PHY, mod pecah dan ECC. Untuk butiran lengkap tentang daftar konfigurasi pengawal DDR, rujuk Panduan Pengguna Antara Muka DDR Berkelajuan Tinggi SmartFusion2 SoC FPGA.
Konfigurasi Daftar MDDR
Gunakan tab Permulaan Memori (Rajah 2-1, Rajah 2-2, dan Rajah 2-3) dan Pemasa Memori (Rajah 2-4) untuk memasukkan parameter yang sepadan dengan Memori DDR dan aplikasi anda. Nilai yang anda masukkan dalam tab ini diterjemahkan secara automatik kepada nilai daftar yang sesuai. Apabila anda mengklik parameter tertentu, daftar yang sepadan diterangkan dalam anak tetingkap Penerangan Daftar (bahagian bawah dalam Rajah 1-1 pada halaman 4).
Permulaan Ingatan
Tab Permulaan Memori membolehkan anda mengkonfigurasi cara anda mahu memori LPDDR/DDR2/DDR3 anda dimulakan. Menu dan pilihan yang tersedia dalam tab Permulaan Memori berbeza-beza mengikut jenis memori DDR (LPDDR/DDR2/DDR3) yang anda gunakan. Rujuk Helaian Data Memori DDR anda apabila anda mengkonfigurasi pilihan. Apabila anda menukar atau memasukkan nilai, anak tetingkap Penerangan Daftar memberi anda nama daftar dan nilai daftar yang dikemas kini. Nilai tidak sah dibenderakan sebagai amaran. Rajah 2-1, Rajah 2-2, dan Rajah 2-3 menunjukkan tab Permulaan untuk LPDDR, DDR2 dan DDR3, masing-masing.
- Mod Pemasa – Pilih mod Pemasa 1T atau 2T. Dalam 1T (mod lalai), pengawal DDR boleh mengeluarkan arahan baharu pada setiap kitaran jam. Dalam mod pemasaan 2T, pengawal DDR memegang alamat dan bas arahan sah untuk dua kitaran jam. Ini mengurangkan kecekapan bas kepada satu arahan bagi setiap dua jam, tetapi ia menggandakan jumlah persediaan dan masa penahanan.
- Muat Semula Diri Separa Tatasusunan (LPDDR sahaja). Ciri ini adalah untuk penjimatan kuasa untuk LPDDR.
Pilih salah satu daripada yang berikut untuk pengawal menyegarkan jumlah memori semasa muat semula diri:
– Tatasusunan penuh: Bank 0, 1,2, dan 3
– Separuh tatasusunan: Bank 0 dan 1
– Susunan suku: Bank 0
– Tatasusunan satu perlapan: Bank 0 dengan alamat baris MSB=0
– Tatasusunan satu enam belas: Bank 0 dengan alamat baris MSB dan MSB-1 kedua-duanya sama dengan 0.
Untuk semua pilihan lain, rujuk Helaian Data Memori DDR anda apabila anda mengkonfigurasi pilihan.
Masa Ingatan
Tab ini membolehkan anda mengkonfigurasi parameter Masa Memori. Rujuk Helaian Data memori LPDDR/ DDR2/DDR3 anda apabila mengkonfigurasi parameter Pemasa Memori.
Apabila anda menukar atau memasukkan nilai, anak tetingkap Penerangan Daftar memberi anda nama daftar dan nilai daftar yang dikemas kini. Nilai tidak sah dibenderakan sebagai amaran.
Mengimport Konfigurasi DDR Files
Selain memasukkan parameter Memori DDR menggunakan tab Permulaan Memori dan Pemasa, anda boleh mengimport nilai daftar DDR daripada file. Untuk berbuat demikian, klik butang Konfigurasi Import dan navigasi ke teks file mengandungi nama dan nilai daftar DDR. Rajah 2-5 menunjukkan sintaks konfigurasi import.
Nota: Jika anda memilih untuk mengimport nilai daftar daripada memasukkannya menggunakan GUI, anda mesti menentukan semua nilai daftar yang diperlukan. Rujuk Panduan Pengguna Antara Muka DDR Berkelajuan Tinggi SmartFusion2 SoC FPGA untuk butiran.
Mengeksport Konfigurasi DDR Files
Anda juga boleh mengeksport data konfigurasi daftar semasa ke dalam teks file. ini file akan mengandungi nilai daftar yang anda import (jika ada) serta nilai yang dikira daripada parameter GUI yang anda masukkan dalam dialog ini.
Jika anda ingin membuat asal perubahan yang telah anda buat pada konfigurasi daftar DDR, anda boleh melakukannya dengan Restore Default. Ambil perhatian bahawa ini memadamkan semua data konfigurasi daftar dan anda mesti sama ada mengimport semula atau memasukkan semula data ini. Data ditetapkan semula kepada nilai tetapan semula perkakasan.
Data Dijana
Klik OK untuk menjana konfigurasi. Berdasarkan input anda dalam tab Umum, Pemasa Memori dan Permulaan Memori, Konfigurator MDDR mengira nilai untuk semua daftar konfigurasi DDR dan mengeksport nilai ini ke dalam projek dan simulasi perisian tegar anda files. Yang dieksport file sintaks ditunjukkan dalam Rajah 2-6.
Perisian tegar
Apabila anda menjana SmartDesign, perkara berikut files dijana dalam /firmware/ direktori drivers_config/sys_config. Ini files diperlukan untuk teras perisian tegar CMSIS untuk menyusun dengan betul dan mengandungi maklumat mengenai reka bentuk semasa anda termasuk data konfigurasi persisian dan maklumat konfigurasi jam untuk MSS. Jangan edit ini files secara manual kerana ia dicipta semula setiap kali reka bentuk akar anda dijana semula.
- sys_config.c
- sys_config.h
- sys_config_mddr_define.h – Data konfigurasi MDDR.
- Sys_config_fddr_define.h – Data konfigurasi FDDR.
- sys_config_mss_clocks.h – konfigurasi jam MSS
Simulasi
Apabila anda menjana SmartDesign yang dikaitkan dengan MSS anda, simulasi berikut files dijana dalam / direktori simulasi:
- test.bfm – BFM peringkat atas file yang pertama "dilaksanakan" semasa mana-mana simulasi yang menggunakan pemproses Cortex-M2 SmartFusion3 MSS. Ia melaksanakan peripheral_init.bfm dan user.bfm, dalam susunan itu.
- peripheral_init.bfm – Mengandungi prosedur BFM yang meniru fungsi CMSIS::SystemInit() yang dijalankan pada Cortex-M3 sebelum anda memasuki prosedur main(). Ia pada asasnya menyalin data konfigurasi untuk mana-mana persisian yang digunakan dalam reka bentuk ke daftar konfigurasi persisian yang betul dan kemudian menunggu semua persisian bersedia sebelum menegaskan bahawa pengguna boleh menggunakan persisian ini.
- MDDR_init.bfm – Mengandungi arahan tulis BFM yang mensimulasikan penulisan data daftar konfigurasi MSS DDR yang anda masukkan (menggunakan dialog Edit Daftar di atas) ke dalam daftar Pengawal DDR.
- user.bfm – Ditujukan untuk arahan pengguna. Anda boleh mensimulasikan laluan data dengan menambahkan arahan BFM anda sendiri dalam ini file. Perintah dalam ini file akan "dilaksanakan" selepas peripheral_init.bfm selesai.
Menggunakan files di atas, laluan konfigurasi disimulasikan secara automatik. Anda hanya perlu mengedit user.bfm file untuk mensimulasikan laluan data. Jangan edit test.bfm, peripheral_init.bfm atau MDDR_init.bfm files seperti ini files dicipta semula setiap kali reka bentuk akar anda dijana semula.
Laluan Konfigurasi MSS DDR
Penyelesaian Permulaan Periferal memerlukan, selain daripada menentukan nilai daftar konfigurasi MSS DDR, anda mengkonfigurasi laluan data konfigurasi APB dalam MSS (FIC_2). Fungsi SystemInit() menulis data ke daftar konfigurasi MDDR melalui antara muka FIC_2 APB.
Nota: Jika anda menggunakan Pembina Sistem, laluan konfigurasi ditetapkan dan disambungkan secara automatik.
Untuk mengkonfigurasi antara muka FIC_2:
- Buka dialog configurator FIC_2 (Rajah 2-7) daripada configurator MSS.
- Pilih pilihan Permulaan peranti menggunakan Cortex-M3.
- Pastikan bahawa MSS DDR ditandakan, begitu juga blok Fabric DDR/SERDES jika anda menggunakannya.
- Klik OK untuk menyimpan tetapan anda. Ini akan mendedahkan port konfigurasi FIC_2 (antara muka Jam, Tetapkan Semula dan APB), seperti yang ditunjukkan dalam Rajah 2-8.
- Menjana MSS. Port FIC_2 (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK dan FIC_2_APB_M_RESET_N) kini terdedah pada antara muka MSS dan boleh disambungkan ke CoreConfigP dan CoreResetP mengikut spesifikasi penyelesaian Permulaan Periferal.
Untuk butiran lengkap tentang mengkonfigurasi dan menyambungkan teras CoreConfigP dan CoreResetP, rujuk Panduan Pengguna Permulaan Persisian.
Perihalan Pelabuhan
Antara Muka DDR PHY
Jadual 3-1 • Antara Muka DDR PHY
| Nama Pelabuhan | Arah | Penerangan |
| MDDR_CAS_N | KELUAR | DRAM CASN |
| MDDR_CKE | KELUAR | DRAM CKE |
| MDDR_CLK | KELUAR | Jam, sebelah P |
| MDDR_CLK_N | KELUAR | Jam, sebelah N |
| MDDR_CS_N | KELUAR | DRAM CSN |
| MDDR_ODT | KELUAR | DRAM ODT |
| MDDR_RAS_N | KELUAR | DRAM RASN |
| MDDR_RESET_N | KELUAR | Tetapkan Semula DRAM untuk DDR3. Abaikan isyarat ini untuk Antara Muka LPDDR dan DDR2. Tandai ia tidak digunakan untuk Antara Muka LPDDR dan DDR2. |
| MDDR_WE_N | KELUAR | DRAM WEN |
| MDDR_ADDR[15:0] | KELUAR | Bit Alamat Dram |
| MDDR_BA[2:0] | KELUAR | Alamat Bank Dram |
| MDDR_DM_RDQS ([3:0]/[1:0]/[0]) | DALAM KELUAR | Topeng Data Dram |
| MDDR_DQS ([3:0]/[1:0]/[0]) | DALAM KELUAR | Input/Output Strob Data Dram – Bahagian P |
| MDDR_DQS_N ([3:0]/[1:0]/[0]) | DALAM KELUAR | Input/Output Strob Data Dram – Sebelah N |
| MDDR_DQ ([31:0]/[15:0]/[7:0]) | DALAM KELUAR | Input/Output Data DRAM |
| MDDR_DQS_TMATCH_0_IN | IN | FIFO dalam isyarat |
| MDDR_DQS_TMATCH_0_OUT | KELUAR | Isyarat keluar FIFO |
| MDDR_DQS_TMATCH_1_IN | IN | FIFO dalam isyarat (32-bit sahaja) |
| MDDR_DQS_TMATCH_1_OUT | KELUAR | Isyarat keluar FIFO (32-bit sahaja) |
| MDDR_DM_RDQS_ECC | DALAM KELUAR | Dram ECC Data Mask |
| MDDR_DQS_ECC | DALAM KELUAR | Dram ECC Data Strob Input/Output – P Side |
| MDDR_DQS_ECC_N | DALAM KELUAR | Dram ECC Data Strob Input/Output – N Sisi |
| MDDR_DQ_ECC ([3:0]/[1:0]/[0]) | DALAM KELUAR | Input/Output Data DRAM ECC |
| MDDR_DQS_TMATCH_ECC_IN | IN | ECC FIFO dalam isyarat |
| MDDR_DQS_TMATCH_ECC_OUT | KELUAR | Isyarat keluar ECC FIFO (32-bit sahaja) |
Nota: Lebar port untuk sesetengah port berubah bergantung pada pemilihan lebar PHY. Notasi “[a:0]/ [b:0]/[c:0]” digunakan untuk menandakan port tersebut, di mana “[a:0]” merujuk kepada lebar port apabila lebar PHY 32-bit dipilih , "[b:0]" sepadan dengan lebar PHY 16-bit dan "[c:0]" sepadan dengan lebar PHY 8-bit.
Fabric Master AXI Bus Interface
Jadual 3-2 • Antara Muka Bas AXI Master Fabrik
| Nama Pelabuhan | Arah | Penerangan |
| DDR_AXI_S_AWREADY | KELUAR | Tulis alamat sedia |
| DDR_AXI_S_WREADY | KELUAR | Tulis alamat sedia |
| DDR_AXI_S_BID[3:0] | KELUAR | ID respons |
| DDR_AXI_S_BRESP[1:0] | KELUAR | Tulis jawapan |
| DDR_AXI_S_BVALID | KELUAR | Tulis jawapan yang sah |
| DDR_AXI_S_ARREADY | KELUAR | Baca alamat sedia |
| DDR_AXI_S_RID[3:0] | KELUAR | Baca ID Tag |
| DDR_AXI_S_RRESP[1:0] | KELUAR | Baca Respons |
| DDR_AXI_S_RDATA[63:0] | KELUAR | Baca data |
| DDR_AXI_S_RLAST | KELUAR | Baca Terakhir Isyarat ini menunjukkan pemindahan terakhir dalam letusan baca |
| DDR_AXI_S_RVALID | KELUAR | Baca alamat sah |
| DDR_AXI_S_AWID[3:0] | IN | Tulis ID Alamat |
| DDR_AXI_S_AWADDR[31:0] | IN | Tulis alamat |
| DDR_AXI_S_AWLEN[3:0] | IN | Panjang pecah |
| DDR_AXI_S_AWSIZE[1:0] | IN | Saiz pecah |
| DDR_AXI_S_AWBURST[1:0] | IN | Jenis pecah |
| DDR_AXI_S_AWLOCK[1:0] | IN | Jenis kunci Isyarat ini memberikan maklumat tambahan tentang ciri-ciri atom pemindahan |
| DDR_AXI_S_AWVALID | IN | Tulis alamat yang sah |
| DDR_AXI_S_WID[3:0] | IN | Tulis ID Data tag |
| DDR_AXI_S_WDATA[63:0] | IN | Tulis data |
| DDR_AXI_S_WSTRB[7:0] | IN | Tulis strob |
| DDR_AXI_S_WLAST | IN | Tulis terakhir |
| DDR_AXI_S_WVALID | IN | Tulis sah |
| DDR_AXI_S_BREADY | IN | Tulis siap |
| DDR_AXI_S_ARID[3:0] | IN | Baca ID Alamat |
| DDR_AXI_S_ARADDR[31:0] | IN | Baca alamat |
| DDR_AXI_S_ARLEN[3:0] | IN | Panjang pecah |
| DDR_AXI_S_ARSIZE[1:0] | IN | Saiz pecah |
| DDR_AXI_S_ARBURST[1:0] | IN | Jenis pecah |
| DDR_AXI_S_ARLOCK[1:0] | IN | Jenis Kunci |
| DDR_AXI_S_ARVALID | IN | Baca alamat sah |
| DDR_AXI_S_RREADY | IN | Baca alamat sedia |
Jadual 3-2 • Antara Muka Bas AXI Master Fabrik (bersambung)
| Nama Pelabuhan | Arah | Penerangan |
| DDR_AXI_S_CORE_RESET_N | IN | Tetapan Semula Global MDDR |
| DDR_AXI_S_RMW | IN | Menunjukkan sama ada semua bait lorong 64 bit adalah sah untuk semua rentak pemindahan AXI. 0: Menunjukkan bahawa semua bait dalam semua rentak adalah sah dalam pecah dan pengawal harus lalai untuk menulis arahan 1: Menunjukkan bahawa sesetengah bait tidak sah dan pengawal harus lalai kepada arahan RMW Ini dikelaskan sebagai isyarat jalur sisi saluran alamat tulis AXI dan sah dengan isyarat AWVALID. Hanya digunakan apabila ECC didayakan. |
Fabric Master AHB0 Bus Interface
Jadual 3-3 • Antara Muka Bas AHB0 Master Fabrik
| Nama Pelabuhan | Arah | Penerangan |
| DDR_AHB0_SHREADYOUT | KELUAR | Hamba AHBL sedia – Apabila tinggi untuk penulisan menunjukkan MDDR bersedia untuk menerima data dan apabila tinggi untuk bacaan menunjukkan bahawa data adalah sah |
| DDR_AHB0_SHRESP | KELUAR | Status respons AHBL – Apabila didorong tinggi pada penghujung transaksi menunjukkan bahawa transaksi telah selesai dengan ralat. Apabila didorong rendah pada penghujung urus niaga menunjukkan bahawa urus niaga telah berjaya diselesaikan. |
| DDR_AHB0_SHRDATA[31:0] | KELUAR | Data baca AHBL – Baca data daripada hamba MDDR kepada tuan kain |
| DDR_AHB0_SHSEL | IN | Pilih hamba AHBL – Apabila ditegaskan, MDDR ialah hamba AHBL yang dipilih pada bas AHB kain |
| DDR_AHB0_SHADDR[31:0] | IN | Alamat AHBL – alamat bait pada antara muka AHBL |
| DDR_AHB0_SHBURST[2:0] | IN | Panjang Letusan AHBL |
| DDR_AHB0_SHSIZE[1:0] | IN | Saiz pemindahan AHBL – Menunjukkan saiz pemindahan semasa (urus niaga 8/16/32 bait sahaja) |
| DDR_AHB0_SHTRANS[1:0] | IN | Jenis pemindahan AHBL – Menunjukkan jenis pemindahan transaksi semasa |
| DDR_AHB0_SHMASTLOCK | IN | Kunci AHBL – Apabila menegaskan pemindahan semasa adalah sebahagian daripada transaksi terkunci |
| DDR_AHB0_SHWRITE | IN | Tulis AHBL – Apabila tinggi menunjukkan bahawa transaksi semasa adalah tulis. Apabila rendah menunjukkan bahawa transaksi semasa adalah dibaca |
| DDR_AHB0_S_READY | IN | AHBL sedia – Apabila tinggi, menunjukkan bahawa MDDR bersedia untuk menerima transaksi baharu |
| DDR_AHB0_S_HWDATA[31:0] | IN | Data tulis AHBL – Tulis data daripada induk fabrik kepada MDDR |
Fabric Master AHB1 Bus Interface
Jadual 3-4 • Antara Muka Bas AHB1 Master Fabrik
| Nama Pelabuhan | Arah | Penerangan |
| DDR_AHB1_SHREADYOUT | KELUAR | Hamba AHBL sedia – Apabila tinggi untuk penulisan menunjukkan MDDR bersedia untuk menerima data dan apabila tinggi untuk bacaan menunjukkan bahawa data adalah sah |
| DDR_AHB1_SHRESP | KELUAR | Status respons AHBL – Apabila didorong tinggi pada penghujung transaksi menunjukkan bahawa transaksi telah selesai dengan ralat. Apabila didorong rendah pada penghujung urus niaga menunjukkan bahawa urus niaga telah berjaya diselesaikan. |
| DDR_AHB1_SHRDATA[31:0] | KELUAR | Data baca AHBL – Baca data daripada hamba MDDR kepada tuan kain |
| DDR_AHB1_SHSEL | IN | Pilih hamba AHBL – Apabila ditegaskan, MDDR ialah hamba AHBL yang dipilih pada bas AHB kain |
| DDR_AHB1_SHADDR[31:0] | IN | Alamat AHBL – alamat bait pada antara muka AHBL |
| DDR_AHB1_SHBURST[2:0] | IN | Panjang Letusan AHBL |
| DDR_AHB1_SHSIZE[1:0] | IN | Saiz pemindahan AHBL – Menunjukkan saiz pemindahan semasa (urus niaga 8/16/32 bait sahaja) |
| DDR_AHB1_SHTRANS[1:0] | IN | Jenis pemindahan AHBL – Menunjukkan jenis pemindahan transaksi semasa |
| DDR_AHB1_SHMASTLOCK | IN | Kunci AHBL – Apabila menegaskan pemindahan semasa adalah sebahagian daripada transaksi terkunci |
| DDR_AHB1_SHWRITE | IN | Tulis AHBL – Apabila tinggi menunjukkan bahawa transaksi semasa adalah tulis. Apabila rendah menunjukkan bahawa transaksi semasa adalah dibaca. |
| DDR_AHB1_SHREADY | IN | AHBL sedia – Apabila tinggi, menunjukkan bahawa MDDR bersedia untuk menerima transaksi baharu |
| DDR_AHB1_SHWDATA[31:0] | IN | Data tulis AHBL – Tulis data daripada induk fabrik kepada MDDR |
Antara Muka Bas AXI Mod Pengawal Memori Lembut
Jadual 3-5 • Mod Pengawal Memori Lembut Antara Muka Bas AXI
| Nama Pelabuhan | Arah | Penerangan |
| SMC_AXI_M_WLAST | KELUAR | Tulis terakhir |
| SMC_AXI_M_WVALID | KELUAR | Tulis sah |
| SMC_AXI_M_AWLEN[3:0] | KELUAR | Panjang pecah |
| SMC_AXI_M_AWBURST[1:0] | KELUAR | Jenis pecah |
| SMC_AXI_M_BREADY | KELUAR | Respons sedia |
| SMC_AXI_M_AWVALID | KELUAR | Tulis Alamat Sah |
| SMC_AXI_M_AWID[3:0] | KELUAR | Tulis ID Alamat |
| SMC_AXI_M_WDATA[63:0] | KELUAR | Tulis Data |
| SMC_AXI_M_ARVALID | KELUAR | Baca alamat sah |
| SMC_AXI_M_WID[3:0] | KELUAR | Tulis ID Data tag |
| SMC_AXI_M_WSTRB[7:0] | KELUAR | Tulis strob |
| SMC_AXI_M_ARID[3:0] | KELUAR | Baca ID Alamat |
| SMC_AXI_M_ARADDR[31:0] | KELUAR | Baca alamat |
| SMC_AXI_M_ARLEN[3:0] | KELUAR | Panjang pecah |
| SMC_AXI_M_ARSIZE[1:0] | KELUAR | Saiz pecah |
| SMC_AXI_M_ARBURST[1:0] | KELUAR | Jenis pecah |
| SMC_AXI_M_AWADDR[31:0] | KELUAR | Tulis Alamat |
| SMC_AXI_M_RREADY | KELUAR | Baca alamat sedia |
| SMC_AXI_M_AWSIZE[1:0] | KELUAR | Saiz pecah |
| SMC_AXI_M_AWLOCK[1:0] | KELUAR | Jenis kunci Isyarat ini memberikan maklumat tambahan tentang ciri-ciri atom pemindahan |
| SMC_AXI_M_ARLOCK[1:0] | KELUAR | Jenis Kunci |
| SMC_AXI_M_BID[3:0] | IN | ID respons |
| SMC_AXI_M_RID[3:0] | IN | Baca ID Tag |
| SMC_AXI_M_RESP[1:0] | IN | Baca Respons |
| SMC_AXI_M_BRESP[1:0] | IN | Tulis jawapan |
| SMC_AXI_M_AWREADY | IN | Tulis alamat sedia |
| SMC_AXI_M_RDATA[63:0] | IN | Baca Data |
| SMC_AXI_M_WREADY | IN | Tulis siap |
| SMC_AXI_M_BVALID | IN | Tulis jawapan yang sah |
| SMC_AXI_M_SEDIA | IN | Baca alamat sedia |
| SMC_AXI_M_RLAST | IN | Baca Terakhir Isyarat ini menunjukkan pemindahan terakhir dalam letusan baca |
| SMC_AXI_M_RVALID | IN | Baca Sah |
Antara Muka Bas AHB0 Mod Pengawal Memori Lembut
Jadual 3-6 • Antara Muka Bas AHB0 Mod Pengawal Memori Lembut
| Nama Pelabuhan | Arah | Penerangan |
| SMC_AHB_M_HBURST[1:0] | KELUAR | Panjang Letusan AHBL |
| SMC_AHB_M_HTRANS[1:0] | KELUAR | Jenis pemindahan AHBL – Menunjukkan jenis pemindahan transaksi semasa. |
| SMC_AHB_M_HMASTLOCK | KELUAR | Kunci AHBL – Apabila menegaskan pemindahan semasa adalah sebahagian daripada transaksi terkunci |
| SMC_AHB_M_HWRITE | KELUAR | Tulisan AHBL — Apabila tinggi menunjukkan bahawa transaksi semasa ialah tulis. Apabila rendah menunjukkan bahawa transaksi semasa adalah dibaca |
| SMC_AHB_M_HSIZE[1:0] | KELUAR | Saiz pemindahan AHBL – Menunjukkan saiz pemindahan semasa (urus niaga 8/16/32 bait sahaja) |
| SMC_AHB_M_HWDATA[31:0] | KELUAR | Data tulis AHBL – Tulis data daripada master MSS kepada Pengawal Memori Lembut fabrik |
| SMC_AHB_M_HADDR[31:0] | KELUAR | Alamat AHBL – alamat bait pada antara muka AHBL |
| SMC_AHB_M_HRESP | IN | Status respons AHBL – Apabila didorong tinggi pada penghujung transaksi menunjukkan bahawa transaksi telah selesai dengan ralat. Apabila didorong rendah pada penghujung urus niaga menunjukkan bahawa urus niaga telah berjaya diselesaikan |
| SMC_AHB_M_HRDATA[31:0] | IN | Data baca AHBL – Baca data daripada Pengawal Memori Lembut fabrik kepada induk MSS |
| SMC_AHB_M_SEDIA | IN | AHBL bersedia – Tinggi menunjukkan bahawa bas AHBL bersedia untuk menerima transaksi baharu |
Sokongan Produk
Microsemi SoC Products Group menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, mel elektronik dan pejabat jualan di seluruh dunia. Lampiran ini mengandungi maklumat tentang menghubungi Microsemi SoC Products Group dan menggunakan perkhidmatan sokongan ini.
Perkhidmatan Pelanggan
Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.
Dari Amerika Utara, hubungi 800.262.1060
Dari seluruh dunia, hubungi 650.318.4460
Faks, dari mana-mana sahaja di dunia, 650.318.8044
Pusat Sokongan Teknikal Pelanggan
Microsemi SoC Products Group mengendalikan Pusat Sokongan Teknikal Pelanggannya dengan jurutera berkemahiran tinggi yang boleh membantu menjawab soalan perkakasan, perisian dan reka bentuk anda tentang Produk Microsemi SoC. Pusat Sokongan Teknikal Pelanggan menghabiskan banyak masa untuk mencipta nota aplikasi, jawapan kepada soalan kitaran reka bentuk biasa, dokumentasi isu yang diketahui dan pelbagai Soalan Lazim. Jadi, sebelum anda menghubungi kami, sila lawati sumber dalam talian kami. Kemungkinan besar kami telah menjawab soalan anda.
Sokongan Teknikal
Untuk Sokongan Produk Microsemi SoC, lawati http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webtapak
Anda boleh menyemak imbas pelbagai maklumat teknikal dan bukan teknikal pada halaman utama Microsemi SoC Products Group, di www.microsemi.com/soc.
Menghubungi Pusat Sokongan Teknikal Pelanggan
Jurutera berkemahiran tinggi kakitangan Pusat Sokongan Teknikal. Pusat Sokongan Teknikal boleh dihubungi melalui e-mel atau melalui Kumpulan Produk Microsemi SoC webtapak.
E-mel
Anda boleh menyampaikan soalan teknikal anda ke alamat e-mel kami dan menerima jawapan kembali melalui e-mel, faks atau telefon. Selain itu, jika anda mempunyai masalah reka bentuk, anda boleh menghantar e-mel reka bentuk anda files untuk menerima bantuan. Kami sentiasa memantau akaun e-mel sepanjang hari. Semasa menghantar permintaan anda kepada kami, sila pastikan anda memasukkan nama penuh, nama syarikat dan maklumat hubungan anda untuk pemprosesan permintaan anda dengan cekap.
Alamat e-mel sokongan teknikal ialah soc_tech@microsemi.com.
Kes Saya
Pelanggan Microsemi SoC Products Group boleh menyerahkan dan menjejaki kes teknikal dalam talian dengan pergi ke My Cases.
Di luar AS
Pelanggan yang memerlukan bantuan di luar zon waktu AS boleh sama ada menghubungi sokongan teknikal melalui e-mel (soc_tech@microsemi.com) atau hubungi pejabat jualan tempatan.
Lawati Mengenai Kami untuk penyenaraian pejabat jualan dan hubungan korporat.
Penyenaraian pejabat jualan boleh didapati di www.microsemi.com/soc/company/contact/default.aspx.
Sokongan Teknikal ITAR
Untuk sokongan teknikal mengenai FPGA RH dan RT yang dikawal oleh Peraturan Trafik Senjata Antarabangsa (ITAR), hubungi kami melalui soc_tech_itar@microsemi.com. Sebagai alternatif, dalam Kes Saya, pilih Ya dalam senarai juntai bawah ITAR. Untuk senarai lengkap FPGA Microsemi yang dikawal oleh ITAR, lawati ITAR web muka surat.
Mengenai Microsemi
Microsemi Corporation (Nasdaq: MSCC) menawarkan portfolio komprehensif semikonduktor dan penyelesaian sistem untuk pasaran komunikasi, pertahanan & keselamatan, aeroangkasa dan perindustrian. Produk termasuk litar bersepadu isyarat campuran analog berprestasi tinggi dan keras sinaran, FPGA, SoC dan ASIC; produk pengurusan kuasa; pemasaan dan peranti penyegerakan serta penyelesaian masa yang tepat, menetapkan piawaian dunia untuk masa; peranti pemprosesan suara; penyelesaian RF; komponen diskret; Penyelesaian Storan dan Komunikasi Perusahaan, teknologi keselamatan dan anti-t berskalaamper produk; Penyelesaian Ethernet; IC dan rentang tengah Power-over-Ethernet; serta keupayaan dan perkhidmatan reka bentuk tersuai. Microsemi beribu pejabat di Aliso Viejo, Calif. dan mempunyai kira-kira 4,800 pekerja di seluruh dunia. Ketahui lebih lanjut di www.microsemi.com.
Microsemi tidak membuat waranti, perwakilan atau jaminan mengenai maklumat yang terkandung di sini atau kesesuaian produk dan perkhidmatannya untuk apa-apa tujuan tertentu, dan Microsemi juga tidak memikul sebarang liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana produk atau litar. Produk yang dijual di bawah ini dan mana-mana produk lain yang dijual oleh Microsemi telah tertakluk kepada ujian terhad dan tidak boleh digunakan bersama dengan peralatan atau aplikasi kritikal misi. Sebarang spesifikasi prestasi dipercayai boleh dipercayai tetapi tidak disahkan, dan Pembeli mesti menjalankan dan melengkapkan semua prestasi dan ujian lain produk, bersendirian dan bersama-sama dengan, atau dipasang dalam, mana-mana produk akhir. Pembeli tidak boleh bergantung pada mana-mana data dan spesifikasi prestasi atau parameter yang disediakan oleh Microsemi. Adalah menjadi tanggungjawab Pembeli untuk menentukan secara bebas kesesuaian mana-mana produk dan untuk menguji dan mengesahkan yang sama. Maklumat yang diberikan oleh Microsemi di bawah ini disediakan "seadanya, di mana ada" dan dengan semua kesilapan, dan keseluruhan risiko yang berkaitan dengan maklumat tersebut adalah sepenuhnya kepada Pembeli. Microsemi tidak memberikan, secara eksplisit atau tersirat, kepada mana-mana pihak apa-apa hak paten, lesen, atau mana-mana hak IP lain, sama ada berkenaan dengan maklumat itu sendiri atau apa-apa yang diterangkan oleh maklumat tersebut. Maklumat yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak untuk membuat sebarang perubahan pada maklumat dalam dokumen ini atau kepada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis.
Ibu Pejabat Korporat Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Amerika Syarikat
Dalam Amerika Syarikat: +1 800-713-4113
Di luar AS: +1 949-380-6100
Jualan: +1 949-380-6136
Faks: +1 949-215-4996
E-mel: sales.support@microsemi.com
©2016 Microsemi Corporation. Hak cipta terpelihara. Microsemi dan logo Microsemi ialah tanda dagangan Microsemi Corporation. Semua tanda dagangan dan tanda perkhidmatan lain adalah hak milik pemilik masing-masing.
5-02-00377-5/11.16
Dokumen / Sumber
 |
Konfigurasi Pengawal Microsemi SmartFusion2 MSS DDR [pdf] Panduan Pengguna Konfigurasi Pengawal SmartFusion2 MSS DDR, SmartFusion2 MSS, Konfigurasi Pengawal DDR, Konfigurasi Pengawal |
