intel Nios V Pemproses FPGA IP

Nota Keluaran IP Intel® FPGA Pemproses Nios® V

Nombor versi Intel® FPGA IP (XYZ) boleh berubah dengan setiap versi perisian Intel Quartus® Prime. Perubahan dalam:

• X menunjukkan semakan utama IP. Jika anda mengemas kini perisian Intel Quartus Prime, anda mesti menjana semula IP.
• Y menunjukkan IP termasuk ciri baharu. Jana semula IP anda untuk memasukkan ciri baharu ini.
• Z menunjukkan IP termasuk perubahan kecil. Jana semula IP anda untuk memasukkan perubahan ini.

Maklumat Berkaitan

• Manual Rujukan Pemproses Nios V
  Menyediakan maklumat tentang penanda aras prestasi pemproses Nios V, seni bina pemproses, model pengaturcaraan dan pelaksanaan teras (Panduan Pengguna Edisi Intel Quartus Prime Pro).
• Nios II dan Nota Keluaran IP Terbenam
• Buku Panduan Reka Bentuk Pemproses Terbenam Nios V
  Menghuraikan cara menggunakan alat dengan paling berkesan, mengesyorkan gaya reka bentuk dan amalan untuk membangunkan, menyahpepijat dan mengoptimumkan sistem terbenam menggunakan pemproses Nios® V dan alatan yang disediakan Intel (Panduan Pengguna Edisi Intel Quartus Prime Pro).
• Buku Panduan Pembangun Perisian Pemproses Nios® V
  Menghuraikan persekitaran pembangunan perisian pemproses Nios® V, alatan yang tersedia dan proses untuk membina perisian untuk dijalankan pada pemproses Nios® V (Panduan Pengguna Edisi Intel Quartus Prime Pro).

Nota Keluaran Pemproses Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition)

Nios® V/m Pemproses Intel FPGA IP v22.4.0

Jadual 1. v22.4.0 2022.12.19

Versi Intel Quartus Prime	Penerangan	Kesan
22.4	Menghijrahkan pemproses Nios® V exampmereka reka bentuk kepada Intel FPGA Design Store. Mendayakan Zephyr RTOS dalam pemproses Nios V/m.	–

Pemproses Nios V/m Intel FPGA IP v22.3.0

Jadual 2. v22.3.0 2022.09.26

Versi Intel Quartus Prime	Penerangan	Kesan
22.3	Logik prefetch dipertingkatkan. Mengemas kini prestasi dan nombor penanda aras berikut: — FMAX - Kawasan - Batu Dhry - Tanda Teras  Alih keluar parameter Offset pengecualian dan ejen pengecualian daripada _hw. tcl. Nota: Hanya memberi kesan kepada penjanaan BSP. Tiada kesan pada RTL atau litar. Tetapan nyahpepijat diubah: — Menambahkan port ndm_reset_in — Menamakan semula dbg_reset kepada dbg_reset_out.	–

Pemproses Nios V/m Intel FPGA IP v21.3.0

Jadual 3. v21.3.0 2022.06.21

Versi Intel Quartus Prime	Penerangan	Kesan
22.2	Menambahkan antara muka permintaan set semula Mengalih keluar isyarat yang tidak digunakan yang menyebabkan antara muka selak Isu tetapan semula nyahpepijat telah diperbaiki: — Mengemas kini penghalaan ndmreset untuk mengelakkan modul nyahpepijat daripada ditetapkan semula.	–

Pemproses Nios V/m Intel FPGA IP v21.2.0

Jadual 4. v21.2.0 2022.04.04

Versi Intel Quartus Prime	Penerangan	Kesan
22.1	Menambah reka bentuk baharu examples dalam Nios V/m Processor Intel FPGA IP core editor parameter: — UC/TCP-IP IPef Example Reka bentuk — Pelayan Soket Mudah UC/TCP-IP Example Reka bentuk	–
	Pembetulan Pepijat: — Menangani isu yang menyebabkan akses tidak boleh dipercayai kepada CSR MARCHID, MIMPID dan MVENDORID. — Mendayakan keupayaan set semula daripada modul nyahpepijat untuk membolehkan teras ditetapkan semula melalui penyahpepijat. — Mendayakan sokongan untuk pencetus. Teras pemproses Nios V menyokong 1 pencetus. — Menangani amaran sintesis yang dilaporkan dan isu lint. — Menangani isu daripada ROM nyahpepijat yang menyebabkan kerosakan pada vektor pulangan. — Memperbaiki isu yang menghalang akses kepada GPR 31 daripada modul nyahpepijat.	–

Pemproses Nios V/m Intel FPGA IP v21.1.1

Jadual 5. v21.1.1 2021.12.13

Versi Intel Quartus Prime	Penerangan	Kesan
21.4	Pembetulan Pepijat: — Daftar pencetus boleh diakses tetapi pencetus tidak disokong isu tetap.	Pengecualian arahan haram digesa apabila mengakses daftar pencetus.
	Menambah Reka Bentuk baharu Exampdalam editor parameter teras IP FPGA Intel Nios V/m Processor. — Pemuat But GSFI Example Reka bentuk — Pemuat But SDM Example Reka bentuk	–

Pemproses Nios V/m Intel FPGA IP v21.1.0

Jadual 6. v21.1.0 2021.10.04

Versi Intel Quartus Prime	Penerangan	Kesan
21.3	Keluaran Awal	–

Nota Keluaran Pemproses Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition).

Pemproses Nios V/m Intel FPGA IP v1.0.0

Jadual 7. v1.0.0 2022.10.31

Versi Intel Quartus Prime	Penerangan	Kesan
22.1hb	Keluaran awal.	–

Arkib

Intel Quartus Prime Edisi Pro

Arkib Manual Rujukan Pemproses Nios V

Untuk versi terkini dan sebelumnya bagi panduan pengguna ini, rujuk Rujukan Pemproses Nios® V Manual. Jika IP atau versi perisian tidak disenaraikan, panduan pengguna untuk IP atau versi perisian sebelumnya terpakai.
Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.

Arkib Buku Panduan Reka Bentuk Pemproses Terbenam Nios V

Untuk versi terkini dan sebelumnya bagi panduan pengguna ini, rujuk Buku Panduan Reka Bentuk Pemproses Terbenam Nios® V. Jika IP atau versi perisian tidak disenaraikan, panduan pengguna untuk IP atau versi perisian sebelumnya terpakai.

Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.

Arkib Buku Panduan Pembangun Perisian Pemproses Nios V

Untuk versi terkini dan sebelumnya bagi panduan pengguna ini, rujuk Buku Panduan Pembangun Perisian Pemproses Nios® V. Jika IP atau versi perisian tidak disenaraikan, panduan pengguna untuk IP atau versi perisian sebelumnya terpakai.

Versi IP adalah sama dengan versi perisian Intel Quartus Prime Design Suite sehingga v19.1. Daripada perisian Intel Quartus Prime Design Suite versi 19.2 atau lebih baru, teras IP mempunyai skema versi IP baharu.

Intel Quartus Prime Edisi Standard

Rujuk kepada panduan pengguna berikut untuk mendapatkan maklumat tentang pemproses Nios V untuk Intel Quartus Prime Standard Edition.

Maklumat Berkaitan

• Buku Panduan Reka Bentuk Pemproses Terbenam Nios® V
  Menghuraikan cara menggunakan alat dengan paling berkesan, mengesyorkan gaya reka bentuk dan amalan untuk membangunkan, menyahpepijat dan mengoptimumkan sistem terbenam menggunakan pemproses Nios® V dan alatan yang disediakan Intel (Panduan Pengguna Edisi Standard Intel Quartus Prime).
• Manual Rujukan Pemproses Nios® V
  Menyediakan maklumat tentang penanda aras prestasi pemproses Nios V, seni bina pemproses, model pengaturcaraan dan pelaksanaan teras (Panduan Pengguna Edisi Standard Intel Quartus Prime).
• Buku Panduan Pembangun Perisian Pemproses Nios® V
  Menghuraikan persekitaran pembangunan perisian pemproses Nios® V, alatan yang tersedia dan proses untuk membina perisian untuk dijalankan pada pemproses Nios® V (Panduan Pengguna Edisi Standard Intel Quartus Prime).

Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan.
*Nama dan jenama lain boleh dituntut sebagai hak milik orang lain.

Versi Dalam Talian
Hantar maklum balas

Sokongan Pelanggan

Dokumen / Sumber

intel Nios V Pemproses FPGA IP [pdf] Panduan Pengguna IP FPGA Pemproses Nios V, IP FPGA Pemproses, IP FPGA

Rujukan

• Manual Pengguna