Pengawal Peranti MICROCHIP v2.3 Gen 2

pengenalan

Tanya Soalan

IP latihan generik CoreRxIODBitAlign ini digunakan dalam blok penggearan IO dalam laluan Rx untuk Penjajaran Bit bebas daripada data atau protokol yang digunakan. CoreRxIODBitAlign membolehkan anda melaraskan kelewatan dalam laluan data berbanding dengan laluan jam.

Ringkasan CoreRxIODBitAlign

teras Versi	Dokumen ini digunakan untuk CoreRxIODBitAlign v2.3
Peranti yang Disokong	CoreRxIODBitAlign menyokong keluarga berikut:
Keluarga	• SoC PolarFire®
	• PolarFire
	Nota: Untuk maklumat tambahan, lawati halaman produk
Aliran Alat yang Disokong	Memerlukan Libero® SoC v12.0 atau keluaran yang lebih baru
Antara Muka Disokong	—
Pelesenan	CoreRxIODBitAlign tidak memerlukan lesen
Arahan Pemasangan	CoreRxIODBitAlign mesti dipasang ke Katalog IP perisian Libero SoC secara automatik, melalui fungsi kemas kini Katalog IP dalam perisian Libero SoC, atau ia dimuat turun secara manual daripada katalog. Setelah teras IP dipasang dalam Katalog IP perisian SoC Libero, ia dikonfigurasikan, dijana dan dijadikan instantiated dalam SmartDesign untuk dimasukkan dalam projek Libero.
Penggunaan Peranti dan Prestasi	Ringkasan maklumat penggunaan dan prestasi untuk CoreRxIODBitAlign disenaraikan dalam 8. Penggunaan Peranti dan Perbentuk

Maklumat Log Perubahan CoreRxIODBitAlign

Bahagian ini menyediakan lebih komprehensifview ciri yang baru diperbadankan, bermula dengan keluaran terbaru. Untuk maklumat lanjut tentang masalah yang diselesaikan, lihat bahagian 7. Isu Selesai.

CoreRxIODBitAlign v2.3	Apa yang baru                   • Dikemas kini untuk mekanisme latihan berasaskan MIPI
CoreRxIODBitAlign v2.2	Apa yang Baru        • Menambahkan Kiri dan Kanan EYE Tap menunda maklumat dalam modul atas

Ciri-ciri

Tanya Soalan

CoreRxIODBitAlign mempunyai ciri-ciri berikut:

• Menyokong Penjajaran Bit dengan Lebar Mata yang berbeza 1–7
• Menyokong Mod Kadar Data Berganda Fabrik (DDR) 2/4/3p5/5 yang berbeza
• Menyokong mekanisme Langkau dan Mulakan Semula/Tahan
• Menyokong latihan Antaramuka Pemproses Industri Mudah Alih (MIPI) melalui isyarat LP Permulaan Bingkai
• Menyokong 256 Kelewatan Ketik untuk Penjajaran Bit

Penerangan Fungsian

Tanya Soalan

CoreRxIODBitSejajar dengan Antara Muka Rx IOD

Tanya Soalan

Rajah berikut menunjukkan gambar rajah blok peringkat tinggi bagi CoreRxIODBitAlign.

• Penerangan merujuk kepada CoreRxIODBitAlign yang menyokong peranti PolarFire® dan PolarFire SoC.
• CoreRxIODBitAlign menjalankan latihan dan juga bertanggungjawab untuk mengadaptasi peranti IO Digital (IOD) dan IO Gearing (IOG) untuk menyokong sebagai sumber dinamik dengan melaraskan kelewatan untuk menangkap data dengan betul.
• Aliran mekanisme latihan yang lengkap dijelaskan dalam bahagian 5. Rajah Masa.
• CoreRxIODBitAlign menyokong secara dinamik menambah atau mengalih keluar kelewatan daripada laluan data berbanding dengan laluan jam. Di sini Antara Muka RX_DDRX_DYN menyediakan kawalan kepada CoreRxIODBitAlign untuk melaksanakan latihan margin jam-ke-data dengan menambahkan kelewatan ketik dalam arah ke atas. CoreRxIODBitAlign, seterusnya untuk semula kemudianview (dari setiap kenaikan kelewatan ketikan), menyimpan bendera status maklum balas daripada Antara Muka RX_DDRX_DYN.
• CoreRxIODBitAlign meneruskan latihan untuk setiap kenaikan ketikan sehingga Antara Muka RX_DDRX_DYN mencapai keadaan di luar julat.
• Akhir sekali, CoreRxIODBitAlign menyapu bendera status maklum balas yang lengkap. Langkah ini mengoptimumkan dan mengira penjajaran bit data menjadi 90 darjah berpusat dari tepi jam.
• Kelewatan ketik yang dikira terakhir dimuatkan dalam Antara Muka RX_DDRX_DYN untuk melengkapkan latihan penjajaran bit.
• Ciri-ciri yang disokong oleh CoreRxIODBitAlign ini disenaraikan secara terperinci seperti berikut.

Mekanisme Latihan Semula Dinamik

Tanya Soalan

• CoreRxIODBitAlign sentiasa memantau bendera Status Maklum Balas (IOD_EARLY/IOD_LATE) dan menyemak sama ada bendera menogol.
• IP mula-mula melaraskan paip yang dikira sebelumnya dengan +/- 4 ketikan dalam arah ke atas atau ke bawah. Walaupun begitu, jika bendera bertukar, IP akan mencetuskan semula latihan semula.

Mekanisme Tahan (Tanya Soalan)

• Ciri ini digunakan apabila latihan perlu dalam keadaan Tahan. BIT_ALGN_HOLD ialah input berasaskan tahap tinggi aktif dan mesti ditegaskan untuk menahan dan dinyahtegaskan untuk meneruskan latihan.
• Parameter HOLD_TRNG mesti ditetapkan kepada 1 dalam configurator untuk mendayakan ciri ini. Parameter ini ditetapkan kepada 0 secara lalai.

Mulakan semula Mekanisme (Tanya Soalan)

• Ciri ini digunakan untuk memulakan semula latihan. Untuk memulakan semula latihan, input BIT_ALGN_RSTRT mesti ditegaskan untuk satu jam nadi Jam Bersiri (SCLK).
• Ini memulakan tetapan semula lembut IP, yang menetapkan semula BIT_ALGN_DONE kepada 0 dan BIT_ALGN_START kepada 1.

Mekanisme Langkau (Tanya Soalan)

• Ciri ini digunakan apabila latihan tidak diperlukan, dan latihan lengkap boleh dipintas. BIT_ALGN_SKIP ialah input berasaskan tahap tinggi aktif dan mesti ditegaskan untuk melangkau latihan lengkap.
• Parameter SKIP_TRNG mesti ditetapkan kepada 1 dalam configurator untuk mendayakan ciri ini. Parameter ini ditetapkan kepada 0 secara lalai.

Mekanisme Latihan berasaskan MIPI (Tanya Soalan)

• Parameter MIPI_TRNG mesti ditetapkan kepada 1 dalam configurator untuk mendayakan ciri ini. Jika ditetapkan, maka port input LP_IN ditambah pada CoreRxIODBitAlign.
• IP mengesan tepi jatuh port input LP_IN, yang menunjukkan permulaan bingkai yang sah untuk memulakan latihan.

Parameter CoreRxIODBitAlign dan Isyarat Antara Muka

Tanya Soalan

Parameter GUI Konfigurasi (Tanya Soalan)

Tiada parameter konfigurasi untuk keluaran teras ini.

Pelabuhan (Tanya Soalan)

Jadual berikut menyenaraikan isyarat input dan output yang digunakan dalam reka bentuk CoreRxIODBitAlign.

Jadual 3-1. Isyarat Input dan Output

isyarat	Arah	Lebar port (bit)	Penerangan
jam dan Tetapkan semula
SUTERA	Input	1	Jam kain
PLL_LOCK	Input	1	Kunci PLL
TETAP SEMULA	Input	1	Tetapan semula tak segerak Aktif-Rendah
Bas data dan Kawalan
IOD_EARLY	Input	1	Bendera awal monitor mata data
IOD_LATE	Input	1	Bendera lewat monitor mata data
IOD_ OOR	Input	1	Bendera di luar julat monitor mata data untuk garis kelewatan
BIT_ALGN_EYE_IN	Input	3	Pengguna menetapkan lebar monitor mata data
BIT_ALGN_RSTRT	Input	1	Mulakan semula Latihan Jajaran Bit (penegasan berasaskan nadi) 1— Mulakan Semula Latihan 0— Tiada Latihan Mulakan Semula
BIT_ALGN_CLR_FLGS	Keluaran	1	Kosongkan bendera Awal atau Lewat
BIT_ALGN_LOAD	Keluaran	1	Muatkan lalai
BIT_ALGN_DIR	Keluaran	1	Garisan kelewatan arah atas atau bawah 1— Atas (kenaikan 1 ketikan) 0— Turun (turun 1 ketikan)
BIT_ALGN_MOVE	Keluaran	1	Tambah kelewatan pada nadi pergerakan
BIT_ALIGN_SKIP	Input	1	Rangkaian latihan Bit Align (penegasan berdasarkan tahap) 1— Langkau latihan dan sah hanya apabila parameter SKIP_TRNG ditetapkan kepada 1 0— Latihan mesti diteruskan seperti biasa
BIT_ALIGN_HOLD	Input	1	Penahanan latihan Jajaran Bit (Penegasan berdasarkan tahap) 1— Tahan latihan dan sah hanya apabila parameter HOLD_TRNG ditetapkan kepada 1 0— Latihan mesti diteruskan seperti biasa
BIT_ALIGN_ERR	Keluaran	1	Ralat latihan Jajaran Bit (Penegasan berasaskan tahap) 1— Ralat 0— Tiada Ralat
BIT_ALGN_START	Keluaran	1	Permulaan latihan Jajaran Bit (Penegasan berasaskan tahap) 1— Dimulakan 0— Tidak dimulakan
BIT_ALGN_DONE	Keluaran	1	Latihan Penjajaran Bit dilakukan (Penegasan berdasarkan tahap) 1— Selesai 0— Tidak selesai

isyarat	Arah	Lebar port (bit)	Penerangan
LP_IN	Input	1	Latihan rangka berasaskan MIPI (Penegasan berdasarkan peringkat) 1— Isyarat Aktif-Rendah mesti menegaskan rendah untuk menunjukkan permulaan bingkai dan mesti deassert hanya pada penghujung bingkai. 0— Latihan mesti diteruskan seperti biasa dan isyarat ini mesti diikat rendah secara dalaman.
DEM_BIT_ALGN_TAPDLY	Keluaran	8	Kelewatan TAP dikira dan sah setelah BIT_ALGN_DONE ditetapkan tinggi oleh IP.
RX_BIT_ALIGN_LEFT_WIN	Keluaran	8	Nilai monitor Mata Data Kiri Nota: Nilai hanya sah apabila output BIT_ALGN_DONE ditetapkan kepada 1 dan output BIT_ALGN_START ditetapkan kepada 0. Jika parameter SKIP_TRNG ditetapkan maka ia mengembalikan 0.
RX_BIT_ALIGN_RGHT_WIN	Keluaran	8	Nilai monitor Mata Data Kanan Nota: Nilai hanya sah apabila output BIT_ALGN_DONE ditetapkan kepada 1 dan output BIT_ALGN_START ditetapkan kepada 0. Jika parameter SKIP_TRNG ditetapkan maka ia mengembalikan 0.

Melaksanakan CoreRxIODBitAlign dalam Libero Design Suite

Tanya Soalan

SmartDesign (Tanya Soalan)

• CoreRxIODBitAlign diprapasang dalam persekitaran reka bentuk penggunaan IP SmartDesign. Rajah berikut menunjukkan seorang bekasample daripada CoreRxIODBitAlign yang dibuat seketika.
• Teras dikonfigurasikan menggunakan tetingkap konfigurasi dalam SmartDesign, seperti yang ditunjukkan dalam Rajah 4-2.
• Untuk maklumat lanjut tentang menggunakan SmartDesign untuk membuat instantiate dan menjana teras, lihat Panduan Pengguna SmartDesign.

Mengkonfigurasi CoreRxIODBitAlign dalam SmartDesign (Tanya Soalan)

• Teras dikonfigurasikan menggunakan GUI konfigurasi dalam SmartDesign seperti yang ditunjukkan dalam rajah berikut.

Aliran Simulasi (Tanya Soalan)

• Meja ujian pengguna untuk CoreRxIODBitAlign disertakan dalam semua keluaran.
• Untuk menjalankan simulasi, lakukan langkah berikut: pilih aliran User Testbench dalam SmartDesign, dan kemudian klik Simpan dan Jana pada anak tetingkap Jana.
• Testbench Pengguna dipilih melalui GUI Konfigurasi testbench teras. Apabila SmartDesign menjana projek Libero® SoC, ia memasang meja ujian pengguna files.
• Untuk menjalankan meja ujian pengguna, tetapkan akar reka bentuk kepada instantiasi CoreRxIODBitAlign dalam anak tetingkap hierarki reka bentuk Libero SoC, dan kemudian klik Simulasi dalam tetingkap Aliran Reka Bentuk Libero SoC.
• Ini menggunakan ModelSim® dan menjalankan simulasi secara automatik.
• Gambar berikut menunjukkan bekasample daripada subsistem simulasi. Ia menggunakan komponen IOG_IOD DDRX4 dan DDTX4 dalam mod gelung balik dengan CoreRxIODBitAlign untuk simulasi.
• Di sini, data PRBS yang dijana dihantar oleh DDTX4 secara bersiri ke DDRX4 dan akhirnya, penyemak PRBS digunakan untuk menyemak integriti data selepas latihan selesai.

Sintesis dalam Libero SoC (Tanya Soalan)

• Untuk menjalankan sintesis dengan konfigurasi yang dipilih dalam GUI konfigurasi, tetapkan akar reka bentuk dengan sewajarnya. Di bawah Implement Design, dalam tab Design Flow, klik kanan pada Synthesize dan klik Run.

Tempat dan Laluan dalam Libero SoC (Tanya Soalan)

• Selepas menetapkan akar reka bentuk dengan sewajarnya dan jalankan Synthesis. Di bawah Laksanakan Reka Bentuk dalam tab Aliran Reka Bentuk, klik kanan pada Tempat dan Laluan, dan klik Jalankan.

Integrasi Sistem (Tanya Soalan)

• Bahagian ini membayangkan untuk memudahkan penyepaduan CoreRxIODBitAlign.
• IOG Rx/Tx yang digunakan menyokong pelbagai mod input dan output. Data dan kadar jam ini mungkin lebih perlahan dan dalam beberapa kes lebih pantas, berdasarkan pencirian silikon akhir.
• Jadual berikut menyenaraikan data dan kadar jam.

Jadual 4-1. Data dan Kadar Jam

Mod IOG	Arah	Nisbah Gear	Kadar Data IO Maks Dijangka	IO jam Kadar	teras jam Kadar	Jenis Data
DDRX4	Input	8:1	1600 Mbps	800 MHz	200 MHz	DDR

Gambar berikut menunjukkan bekasample daripada penyepaduan subsistem CoreRXIODBitAlign.

• Subsistem sebelumnya menggunakan komponen IOG_IOD DDRX4 dan DDTX4 dalam mod Loopback dengan CoreRxIODBitAlign untuk simulasi. Di sini, data PRBS yang dijana dihantar oleh IOG_IOD_DDRTX4_0, secara bersiri ke IOG_IOD_DDRX4_PF_0.
• CoreRxIODBitAlign melakukan latihan (BIT_ALIGN_START ditetapkan kepada 1, BIT_ALIGN_DONE ditetapkan kepada 0) dengan komponen IOG_IOD_DDRX4_PF_0, dan akhirnya, setelah latihan selesai (BIT_ALIGN_START ditetapkan kepada 0, BIT_ALIGN_DONE ditetapkan kepada 1) penyemak data PRBS digunakan untuk menyemak integriti data PRBS

Testbench (Tanya Soalan)

• Testbench bersatu digunakan untuk mengesahkan dan menguji CoreRxIODBitAlign yang dipanggil testbench pengguna.

Testbench Pengguna (Tanya Soalan)

• Meja ujian pengguna disertakan dengan keluaran CoreRxIODBitAlign yang mengesahkan beberapa ciri CoreRxIODBitAlign. Rajah berikut menunjukkan meja ujian pengguna CoreRxIODBitAlign.
• Seperti yang ditunjukkan dalam rajah sebelum ini, meja ujian pengguna terdiri daripada Microchip DirectCore CoreRxIODBitAlign DUT, PRBS_GEN, PRBS_CHK, CCC, IOG_IOD_TX dan IOG_IOD_RX untuk mengesahkan dalam mod Loopback.
• Litar Penyaman Jam (CCC) memacu CORE_CLK dan IO_CLK apabila jam stabil.
• PRBS_GEN memacu data selari ke IOG_IOD_TX, dan kemudian IOG_ID_RX menerima data bersiri secara selari.
• CoreRxIODBitAlign DUT melaksanakan latihan dengan isyarat IOD_CTRL. Setelah latihan selesai, blok PRBS_CHK didayakan untuk menyemak data daripada blok IOG_IOD_RX untuk integriti data.
• Penting: Testbench pengguna hanya menyokong konfigurasi tetap.

Rajah Masa

(Tanya Soalan)

• Bahagian ini menerangkan gambarajah pemasaan CoreRxIODBitAlign.

Rajah Pemasa Latihan CoreRxIODBitAlign (Tanya Soalan)

• Rajah pemasaan berikut ialah example daripada urutan latihan dengan parameter berikut.
• CoreRxIODBitAlign berfungsi berdasarkan jam Fabric atau SCLK, atau OUT2_FABCLK_* daripada komponen CCC atau PLL, dan komponen PF_IOD_GENERIC_RX IOD yang digunakan berfungsi berdasarkan OUT*_HS_IO_CLK_* atau Jam Bank atau BCLK untuk penjajaran bit. Di sini, komponen PF_IOD_GENERIC_RX IOD menerima data bersiri untuk penjajaran bit. Untuk exampOleh itu, jika kadar data yang diperlukan ialah 1000 Mbps pada mod Fabrik DDRx4, maka OUT2_FABCLK_0 atau SCLK mesti dipacu daripada komponen PLL atau CCC sebagai 125 MHz dan OUT0_HS_IO_CLK_0 atau BCLK kepada PF_IOD_GENERIC_RX mestilah 500 MHz.
• CoreRxIODBitAlign memulakan latihan sebaik sahaja PLL_LOCK stabil dan dipacu tinggi. Kemudian permulaan latihan dengan memandu BIT_ALGN_START setinggi dan BIT_ALGN_DONE serendah dan kemudian memacu output BIT_ALGN_LOAD untuk memuatkan tetapan lalai dalam komponen PF_IOD_GENERIC_RX. BIT_ALGN_CLR_FLGS digunakan untuk mengosongkan bendera IOD_EARLY, IOD_LATE dan BIT_ALGN_OOR.
• CoreRxIODBitAlign meneruskan dengan BIT_ALGN_MOVE diikuti dengan BIT_ALGN_CLR_FLGS untuk setiap TAP dan merekodkan bendera IOD_EARLY dan IOD_LATE. Setelah BIT_ALGN_OOR ditetapkan tinggi oleh komponen PF_IOD_GENERIC_RX, CoreRxIODBitAlign menyapu bendera EARLY dan LATE yang direkodkan dan mencari bendera Awal dan Lewat yang optimum untuk mengira kelewatan TAP yang diperlukan untuk penjajaran jam dan bit data.
• CoreRxIODBitAlign memuatkan kelewatan TAP yang dikira dan memacu BIT_ALGN_START rendah dan BIT_ALGN_DONE tinggi untuk menunjukkan selesainya latihan.
• CoreRxIODBitAlign meneruskan latihan Semula secara dinamik jika ia mengesan penegasan maklum balas IOD_EARLY atau IOD_LATE yang bising daripada komponen PF_IOD_GENERIC_RX. Di sini, BIT_ALGN_DONE ditetapkan semula dan dipacu rendah dan BIT_ALGN_START dipacu tinggi sekali lagi oleh CoreRxIODBitAlign untuk menunjukkan permulaan semula latihan. Kaunter tamat masa apabila mencapai keadaan tamat masa, menegaskan BIT_ALGN_ERR pada akhir latihan.
• CoreRxIODBitAlign juga menyediakan mekanisme mulakan semula untuk pengguna akhir memulakan semula latihan apabila diperlukan. Input BIT_ALGN_RSTRT ialah denyut aktif-tinggi mesti dipacu tinggi, contohnyaample, lapan jam.
• Di sini BIT_ALGN_DONE ditetapkan semula dan dipacu rendah, dan BIT_ALGN_START dipacu tinggi sekali lagi oleh CoreRxIODBitAlign, untuk menunjukkan permulaan baharu latihan.
• CoreRxIODBitAlign juga menyediakan mekanisme pegangan untuk mengadakan latihan di bahagian tengah. Di sini parameter HOLD_TRNG mesti ditetapkan kepada 1, dan kemudian CoreRxIODBitAlign menggunakan input BIT_ALGN_HOLD dan mesti menegaskan berasaskan tahap aktif-tinggi sehingga memerlukan CoreRxIODBitAlign untuk mengadakan latihan dan kemudian meneruskan latihan sebaik sahaja input BIT_ALGN_HOLD dipacu rendah.

Rujukan Tambahan

(Tanya Soalan)

• Bahagian ini menyediakan senarai maklumat tambahan.
• Untuk kemas kini dan maklumat tambahan tentang perisian, peranti dan perkakasan, lawati halaman Harta Intelek pada Teras Harta Intelek FPGA Microchip.

Isu Diketahui dan Penyelesaian (Tanya Soalan)

• Tiada had atau penyelesaian yang diketahui dalam CoreRxIODBitAlign v2.3.

Ciri dan Peranti Dihentikan (Tanya Soalan)

• Tiada ciri dan peranti yang dihentikan dalam CoreRxIODBitAlign v2.3.

Isu Selesai

(Tanya Soalan)

• Jadual berikut menyenaraikan semua isu yang diselesaikan untuk pelbagai keluaran CoreRxIODbitAlign.

Jadual 7-1. Isu Selesai

Lepaskan	Penerangan
2.3	Tiada isu yang diselesaikan dalam keluaran v2.3 ini
2.2	Tiada isu yang diselesaikan dalam keluaran v2.2 ini
1.0	Keluaran Awal

Penggunaan dan Prestasi Peranti

(Tanya Soalan)

Makro CoreRxIODBitAlign dilaksanakan dalam keluarga yang disenaraikan dalam jadual berikut.

Jadual 8-1. Penggunaan dan Prestasi Peranti

Peranti Butiran		FPGA Sumber			Prestasi (MHz)
Keluarga	Peranti	DFF	LUTs	Logik elemen	SUTERA
PolarFire®	MPF300TS	788	1004	1432	261
SoC PolarFire	MPF250TS	788	1004	1416	240

• Penting: The data dalam jadual sebelumnya dicapai menggunakan Libero® SoC v2023.2.
• Data dalam jadual sebelumnya dicapai menggunakan tetapan sintesis dan susun atur biasa.
• Parameter GUI konfigurasi peringkat atas berikut telah diubah suai daripada nilai lalainya.
• Berikut ialah nilai lalai:
  • SKIP_TRNG = 1
  • HOLD_TRNG = 1
  • MIPI_TRNG = 1
  • DEM_TAP_WAIT_CNT_WIDTH = 3
• Berikut ialah kekangan jam yang digunakan untuk mencapai nombor prestasi:
  • SCLK = 200 MHz
  • Gred Kelajuan = −1
• Throughput dikira seperti berikut: (Lebar bit/Bilangan kitaran) × Kadar Jam (Prestasi).

Sejarah Semakan

(Tanya Soalan)

Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan terkini.

Jadual 9-1. Sejarah Semakan

Semakan	tarikh	Penerangan
B	02/2024	Berikut ialah senarai perubahan dalam semakan B dokumen: • Dikemas kini untuk CoreRxIODBitAlign v2.3 • Menambah maklumat log Perubahan dalam bahagian Pengenalan • Dikemas kini 8. Bahagian Penggunaan dan Prestasi Peranti • Ditambah 7. Bahagian Isu Selesai
A	03/2022	Berikut ialah senarai perubahan dalam semakan A dokumen: • Dokumen telah dipindahkan ke templat Microchip • Nombor dokumen telah ditukar daripada 50200861 kepada DS50003255
3	—	Berikut ialah senarai perubahan dalam semakan 3 dokumen: • Dikemas kini untuk CoreRxIODBitAlign v2.2. • Mengemas kini panduan pengguna untuk isyarat mata data kiri dan kanan di bahagian atas. Untuk maklumat tambahan, rujuk Rajah 2-1 dan 3.2. Pelabuhan.
2	—	Berikut ialah senarai perubahan dalam semakan 2 dokumen: • Dikemas kini untuk CoreRxIODBitAlign v2.1. • Dikemaskini: 2. Penerangan Fungsian dan 5. Rajah Masa.
1	—	Semakan 1.0 ialah penerbitan pertama dokumen ini. Dicipta untuk CoreRxIODBitAlign v2.0.

Sokongan FPGA mikrocip

• Kumpulan produk Microchip FPGA menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, dan pejabat jualan di seluruh dunia.
• Pelanggan dicadangkan untuk melawat sumber dalam talian Microchip sebelum menghubungi sokongan kerana kemungkinan besar pertanyaan mereka telah dijawab.
• Hubungi Pusat Sokongan Teknikal melalui webtapak di www.microchip.com/support. Sebutkan
• Nombor Bahagian Peranti FPGA, pilih kategori kes yang sesuai, dan muat naik reka bentuk files semasa mencipta kes sokongan teknikal.
• Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.
• Dari Amerika Utara, hubungi 8002621060
• Dari seluruh dunia, hubungi 6503184460
• Faks, dari mana-mana sahaja di dunia, 6503188044

Maklumat Mikrocip

Microchip itu Webtapak

• Microchip menyediakan sokongan dalam talian melalui kami webtapak di www.microchip.com/. ini webtapak digunakan untuk membuat files dan maklumat mudah didapati kepada pelanggan. Beberapa kandungan yang tersedia termasuk:
• Sokongan Produk – Lembaran data dan kesilapan, nota aplikasi dan sampprogram, sumber reka bentuk, panduan pengguna dan dokumen sokongan perkakasan, keluaran perisian terkini dan perisian arkib
• Sokongan Teknikal Am – Soalan Lazim (Soalan Lazim), permintaan sokongan teknikal, kumpulan perbincangan dalam talian, penyenaraian ahli program rakan kongsi reka bentuk Microchip
• Perniagaan Microchip – Pemilih produk dan panduan pesanan, siaran akhbar Microchip terkini, senarai seminar dan acara, penyenaraian pejabat jualan Microchip, pengedar dan wakil kilang

Perkhidmatan Pemberitahuan Perubahan Produk

• Perkhidmatan pemberitahuan perubahan produk Microchip membantu memastikan pelanggan sentiasa mengetahui produk Microchip.
• Pelanggan akan menerima pemberitahuan e-mel apabila terdapat perubahan, kemas kini, semakan atau kesilapan yang berkaitan dengan keluarga produk tertentu atau alat pembangunan yang diminati.
• Untuk mendaftar, pergi ke www.microchip.com/pcn dan ikut arahan pendaftaran.

Sokongan Pelanggan

• Pengguna produk Microchip boleh menerima bantuan melalui beberapa saluran:
• Pengedar atau Wakil
• Pejabat Jualan Tempatan
• Jurutera Penyelesaian Terbenam (ESE)
• Sokongan Teknikal
• Pelanggan harus menghubungi pengedar, wakil atau ESE mereka untuk mendapatkan sokongan. Pejabat jualan tempatan juga tersedia untuk membantu pelanggan. Penyenaraian pejabat dan lokasi jualan disertakan dalam dokumen ini.
• Sokongan teknikal boleh didapati melalui webtapak di: www.microchip.com/support

Ciri Perlindungan Kod Peranti Mikrocip

• Nota butiran berikut tentang ciri perlindungan kod pada produk Microchip.
• Produk Microchip memenuhi spesifikasi yang terkandung dalam Helaian Data Microchip tertentu mereka.
• Microchip percaya bahawa keluarga produknya selamat apabila digunakan mengikut cara yang dimaksudkan, dalam spesifikasi operasi dan dalam keadaan biasa.
• Nilai mikrocip dan melindungi hak harta inteleknya secara agresif. Percubaan untuk melanggar ciri perlindungan kod produk Microchip adalah dilarang sama sekali dan mungkin melanggar Akta Hak Cipta Milenium Digital.
• Microchip mahupun pengeluar semikonduktor lain tidak boleh menjamin keselamatan kodnya. Perlindungan kod tidak bermakna kami menjamin produk itu "tidak boleh pecah".
• Perlindungan kod sentiasa berkembang. Microchip komited untuk terus menambah baik ciri perlindungan kod produk kami.

Notis Undang-undang

• Penerbitan ini dan maklumat di sini hanya boleh digunakan dengan produk Microchip, termasuk untuk mereka bentuk, menguji dan menyepadukan produk Microchip dengan aplikasi anda. Penggunaan maklumat ini dalam apa-apa cara lain melanggar syarat ini. Maklumat mengenai aplikasi peranti disediakan hanya untuk kemudahan anda dan mungkin digantikan dengan kemas kini. Adalah menjadi tanggungjawab anda untuk memastikan aplikasi anda memenuhi spesifikasi anda. Hubungi pejabat jualan Microchip tempatan anda untuk mendapatkan sokongan tambahan atau, dapatkan sokongan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.
• MAKLUMAT INI DISEDIAKAN OLEH MICROCHIP "SEBAGAIMANA ADANYA". MICROCHIP TIDAK MEMBUAT SEBARANG JENIS PERWAKILAN ATAU WARANTI SAMA ADA TERNYATA MAUPUN TERSIRAT, BERTULIS ATAU LISAN, BERKANUN ATAU SEBALIKNYA, BERKAITAN DENGAN MAKLUMAT TERMASUK TETAPI TIDAK TERHAD KEPADA MANA-MANA ​​WARANTI TERSIRAT, BUKAN PENYERTAAN DAN PEMESANAN TUJUAN ATAU WARANTI BERKAITAN DENGAN KEADAAN, KUALITI ATAU PRESTASINYA.
• MICROCHIP TIDAK AKAN AKAN BERTANGGUNGJAWAB KE ATAS SEBARANG KERUGIAN, KEROSAKAN, KOS ATAU AKIBAT YANG TIDAK LANGSUNG, KHAS, PUNITIF, SAMPINGAN ATAU AKIBAT APA-APA JENIS APA SAJA YANG BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA, WALAUPUN BERPUNCA, WALAUPUN TERJADI. KEMUNGKINAN ATAU KEROSAKAN ADALAH DAPAT DIRAMALKAN. SEJAUH YANG DIBENARKAN OLEH UNDANG-UNDANG, JUMLAH LIABILITI MICROCHIP ATAS SEMUA TUNTUTAN DALAM APA-APA CARA BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI BILANGAN YURAN, JIKA ADA, YANG ANDA TELAH BAYAR TERUS KEPADA MICROCHIP UNTUK MAKLUMAT.
• Penggunaan peranti Microchip dalam sokongan hayat dan/atau aplikasi keselamatan adalah sepenuhnya atas risiko pembeli, dan pembeli bersetuju untuk mempertahankan, menanggung rugi dan menahan Microchip yang tidak berbahaya daripada sebarang kerosakan, tuntutan, saman atau perbelanjaan akibat daripada penggunaan tersebut. Tiada lesen disampaikan, secara tersirat atau sebaliknya, di bawah mana-mana hak harta intelek Microchip melainkan dinyatakan sebaliknya.

Tanda dagangan

• Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron dan XMEGA ialah tanda dagangan berdaftar Microchip Technology Incorporated di Amerika Syarikat dan negara lain.
• AgileSwitch, ClockWorks, Syarikat Penyelesaian Kawalan Terbenam, EtherSynch, Flashtec, Kawalan Kelajuan Hiper, Beban HyperLight, Libero, bangku motor, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld , TimeCesium, TimeHub, TimePictra, TimeProvider dan ZL ialah tanda dagangan berdaftar Microchip Technology Incorporated di Amerika Syarikat
• Penindasan Kunci Bersebelahan, AKS, Analog-untuk-Digital Age, Mana-mana Kapasitor, AnyIn, AnyOut, Pensuisan Ditambah, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net Padanan Purata Dynamic , DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Pengaturcaraan Bersiri Dalam Litar, ICSP, INICnet, Pintar Selari, IntelliMOS, Kesambungan Antara Cip, JitterBlocker, Tombol pada Paparan, Pautan Margin, maxC maksView, membran, Mindi, MiWi, MPASM, MPF, logo Diperakui MPLAB, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Penjanaan Kod Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, I/O Kuad Bersiri,
• peta ringkas, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Ketahanan Keseluruhan, Masa Dipercayai, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock,
• XpressConnect dan ZENA ialah tanda dagangan Microchip Technology Incorporated di Amerika Syarikat dan negara lain.
• SQTP ialah tanda perkhidmatan Microchip Technology Incorporated di Amerika Syarikat
• Logo Adaptec, Frequency on Demand, Silicon Storage Technology dan Symmcom ialah tanda dagangan berdaftar Microchip Technology Inc. di negara lain.
• GestIC ialah tanda dagangan berdaftar Microchip Technology Germany II GmbH & Co. KG, anak syarikat Microchip Technology Inc., di negara lain.
• Semua tanda dagangan lain yang disebut di sini adalah hak milik syarikat masing-masing.
• © 2024, Microchip Technology Incorporated dan anak syarikatnya. Hak cipta terpelihara.
• ISBN: 9781668339879

Sistem Pengurusan Kualiti

• Untuk maklumat mengenai Sistem Pengurusan Kualiti Microchip, sila lawati www.microchip.com/quality.

Jualan dan Perkhidmatan Seluruh Dunia

AMERIKA	ASIA/PASIFIK	ASIA/PASIFIK	EROPAH
Korporat Pejabat 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Sokongan Teknikal: www.microchip.com/support Web Alamat: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 baru York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078	Australia – Sydney Tel: 61-2-9868-6733 China - Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China - Dongguan Tel: 86-769-8702-9880 China - Guangzhou Tel: 86-20-8755-8029 China - Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China - Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China - Shanghai Tel: 86-21-3326-8000 China - Shenyang Tel: 86-24-2334-2829 China - Shenzhen Tel: 86-755-8864-2200 China - Suzhou Tel: 86-186-6233-1526 China - Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China - Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India – Pune Tel: 91-20-4121-0141 Jepun – Osaka Tel: 81-6-6152-7160 Jepun – Tokyo Tel: 81-3-6880-3770 Korea - Daegu Tel: 82-53-744-4301 Korea - Seoul Tel: 82-2-554-7200 Malaysia – Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Pulau Pinang Tel: 60-4-227-8870 Filipina – Manila Tel: 63-2-634-9065 Singapura Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100	Austria – Wels Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finland – Espoo Tel: 358-9-4520-820 Perancis – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Jerman – garching Tel: 49-8931-9700 Jerman – Haan Tel: 49-2129-3766400 Jerman – Heilbronn Tel: 49-7131-72400 Jerman – Karlsruhe Tel: 49-721-625370 Jerman – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Jerman – Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Itali - Milan Tel: 39-0331-742611 Faks: 39-0331-466781 Itali - Padova Tel: 39-049-7625286 Belanda – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Norway – Trondheim Tel: 47-72884388 Poland – Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Sepanyol - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenburg Tel: 46-31-704-60-40 Sweden – Stockholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820

Dokumen / Sumber

Pengawal Peranti MICROCHIP v2.3 Gen 2 [pdf] Panduan Pengguna v2.3, v2.2, v2.3 Pengawal Peranti Gen 2, v2.3, Pengawal Peranti Gen 2, Pengawal Peranti, Pengawal

Rujukan

• Manual Pengguna