MICROCHIP UG0877 Penerima SLVS-EC untuk Panduan Pengguna FPGA Kebakaran Kutub
Sejarah Semakan
Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan semasa.
Semakan 4.0
Berikut ialah ringkasan perubahan yang dibuat dalam semakan 4.0 dokumen ini.
- Menggantikan Rajah 2, muka surat 2, Rajah 3, muka surat 3, Rajah 8, muka surat 6, dan Rajah 9, muka surat 7.
- Bahagian yang dialih keluar Hantar PLL, halaman 4.
- Jadual 1, halaman 3, Jadual 3, halaman 7, Jadual 4, halaman 7 dan Jadual 5 dikemaskini, halaman 8 dikemas kini.
- Bahagian PLL yang dikemas kini untuk Penjanaan Jam Piksel, halaman 4.
- Bahagian yang dikemas kini Parameter Konfigurasi, halaman 7.
Semakan 3.0
Berikut ialah ringkasan perubahan yang dibuat dalam semakan 3.0 dokumen ini.
- IP SLVS-EC, halaman 2
- Jadual 3 di halaman 7
Semakan 2.0
Berikut ialah ringkasan perubahan yang dibuat dalam semakan 2.0 dokumen ini.
- IP SLVS-EC, halaman 2
- Konfigurasi Transceiver, muka surat 3
- Jadual 3 di halaman 7
Semakan 1.0
Semakan 1.0 ialah penerbitan pertama dokumen ini
IP SLVS-EC
SLVS-EC ialah antara muka berkelajuan tinggi Sony untuk penderia imej CMOS resolusi tinggi generasi seterusnya. Piawaian ini bertolak ansur dengan pencongan lorong ke lorong kerana teknologi jam terbenam. Ia menjadikan reka bentuk peringkat papan mudah dari segi penghantaran berkelajuan tinggi dan jarak jauh. Teras IP SLVS-EC Rx menyediakan antara muka SLVS-EC untuk PolarFire FPGA untuk menerima data penderia imej. IP menyokong kelajuan sehingga 4.752 Gbps. Teras IP menyokong dua, empat dan lapan lorong untuk konfigurasi RAW 8, RAW 10 dan RAW 12. Rajah berikut menunjukkan rajah sistem untuk penyelesaian kamera SLVS-EC.
Rajah 1 • Gambarajah Blok IP SLVS-EC
Transceiver Polar Fire® digunakan sebagai antara muka PHY untuk sensor SLVS-EC kerana antara muka SLVS-EC menggunakan teknologi jam terbenam. Ia juga menggunakan pengekodan 8b10b, yang boleh dipulihkan menggunakan transceiver PolarFire. PolarFire FPGA mempunyai sehingga 24 lorong transceiver berkuasa rendah 12.7 Gbps. Lorong transceiver ini boleh dikonfigurasikan sebagai lorong penerima SLVS-EC PHY. Seperti yang ditunjukkan dalam rajah sebelumnya, output transceiver disambungkan ke teras IP SLVS-EC Rx.
Penyelesaian Penerima SLVS-EC
Angka berikut menunjukkan pelaksanaan reka bentuk peringkat atas perisian Libero SoC IP SLVS-EC dan komponen yang diperlukan untuk penyelesaian penerima SLVS-EC.
Rajah 2 • SLVS-EC IP SmartDesign
Konfigurasi Transceiver
Rajah berikut menunjukkan konfigurasi antara muka transceiver.
Rajah 3 • Pengkonfigurasi Antara Muka Pemancar
Transceiver boleh dikonfigurasikan kepada sama ada dua atau empat lorong. Selain itu, kelajuan transceiver boleh ditetapkan pada "Kadar data Transceiver". Antara muka SLVS-EC menyokong dua kadar baud seperti yang disenaraikan dalam jadual berikut.
Jadual 1 • Kadar Baud SLVS-EC
| Gred Baud | Kadar Baud dalam Mbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL untuk Penjanaan Jam Piksel
PLL diperlukan untuk menjana jam piksel daripada jam Fabrik yang dijana Transceiver iaitu LANE0_RX_CLOCK. Berikut ialah formula untuk menjana jam piksel.
Jam piksel = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Konfigurasikan PF_CCC untuk RAW 8 seperti yang ditunjukkan dalam rajah berikut.
Rajah 4 • Litar Penyaman Jam
Penerangan Reka Bentuk
Rajah berikut menunjukkan struktur Format Bingkai SLVS-EC.
Rajah 5 • Struktur Format Bingkai SLVS-EC
Pengepala Paket mengandungi maklumat tentang isyarat mula dan tamat bingkai bersama dengan baris Sah. Kod kawalan PHY ditambah di atas pengepala paket untuk membentuk paket SLVS-EC. Jadual berikut menyenaraikan kod kawalan PHY berbeza yang digunakan dalam protokol SLVS-EC.
Jadual 2 • Kod Kawalan PHY
Kod Kawalan PHY 8b10b Gabungan Simbol
Kod Mula K.28.5 – K.27.7 – K.28.2 – K.27.7
Kod Tamat K.28.5 – K.29.7 – K.30.7 – K.29.7
Kod Pad K.23.7 – K.28.4 – K.28.6 – K.28.3
Kod Segerak K.28.5 – D.10.5 – D.10.5 – D.10.5
Kod Terbiar D.00.0 – D.00.0 – D.00.0 – D.00.0
Teras IP SLVS-EC RX
Bahagian ini menerangkan butiran pelaksanaan perkakasan IP Penerima SLVS-EC. Rajah berikut menunjukkan penyelesaian penerima Sony SLVS-EC yang mengandungi IP Polar Fire SLVS-EC RX. IP ini digunakan bersama dengan blok antara muka transceiver Polar Fire. Rajah berikut menunjukkan blok dalaman IP SLVS-EC Rx.
Rajah 6 • Blok Dalaman IP SLVS-EC RX
penjajar
Modul ini menerima data daripada blok transceiver PolarFire dan sejajar dengan kod penyegerakan. Modul ini mencari kod penyegerakan dalam bait yang diterima daripada transceiver dan mengunci ke sempadan bait.
slvsec_phy_rx
Modul ini menerima data daripada penjajar dan menyahkod paket SLVS PHY yang masuk. Modul ini melalui urutan penyegerakan dan kemudian, menjana isyarat pkt_en bermula dari kod Mula dan berakhir pada kod akhir. Ia juga mengalih keluar kod PAD daripada paket data dan menghantar data ke modul seterusnya iaitu slvsrx_decoder.
slvsrx_decoder
Modul ini menerima data daripada modul slvsec_phy_rx dan mengekstrak data piksel daripada muatan. Modul ini mengekstrak empat piksel setiap jam setiap lorong dan menghantar ke output. Ia menjana isyarat sah talian untuk talian aktif yang mengesahkan data video aktif. Ia juga menjana isyarat sah Frame dengan melihat bit permulaan bingkai dan hujung bingkai dalam pengepala paket paket SLVS-EC
FSM dengan Keadaan Penyahkodan Data
Rajah berikut menunjukkan FSM untuk SLVS-EC RX IP.
Rajah 7 • FSM untuk SLVS-EC RX IP
Konfigurasi IP Penerima SLVS-EC
Rajah berikut menunjukkan konfigurator IP penerima SLVS-EC.
Rajah 8 • Konfigurator IP Penerima SLVS-EC
Parameter Konfigurasi
Jadual berikut menyenaraikan perihalan parameter konfigurasi yang digunakan dalam pelaksanaan perkakasan blok IP penerima SLVS-EC. Ini adalah parameter generik dan boleh berbeza-beza berdasarkan keperluan aplikasi.
Jadual 3 • Parameter Konfigurasi
Huraian Nama
DATA_WIDTH Lebar data piksel input. Menyokong RAW 8, RAW 10 dan RAW 12.
Nombor LANE_WIDTH lorong SLVS-EC. Menyokong dua, empat dan lapan lorong.
BUFF_DEPTH Kedalaman penimbal. Bilangan piksel aktif dalam baris video aktif.
Kedalaman penampan boleh dikira dengan menggunakan persamaan berikut:
BUFF_DEPTH = Siling ((Resolusi Mendatar * Lebar RAW) / (32 * Lebar lorong))
Example: Lebar RAW = 8, Lebar lorong = 4 dan Resolusi Mendatar = 1920 piksel
BUFF_DEPTH = Siling ((1920 * 8)/ (32* 4)) = 120
Input dan Output
Jadual berikut menyenaraikan port input dan output bagi parameter konfigurasi IP SLVS-EC RX
Jadual 4 • Port Input dan Output
| Nama Isyarat | Arah | Lebar | Penerangan |
| LORONG#_RX_CLK | Input | 1 | Jam dipulihkan daripada transceiver untuk Lorong tertentu itu |
| LORONG#_RX_READY | Input | 1 | Isyarat sedia data untuk Lorong |
| LORONG#_RX_VALID | Input | 1 | Data Isyarat sah untuk Lorong |
| LORONG#_RX_DATA | Input | 32 | Lane memulihkan data daripada transceiver |
| LINE_VALID_O | Keluaran | 1 | Isyarat sah data untuk piksel aktif dalam satu baris |
| FRAME_VALID_O | Keluaran | 1 | Isyarat yang sah untuk baris Aktif dalam bingkai |
| DATA_OUT_O | Keluaran | DATA_LEBAR*LALUAN_LEBAR*4 | Output data piksel |
Rajah Masa
Rajah berikut menunjukkan rajah pemasaan IP SLVS-EC.
Rajah 9 • Gambarajah Pemasa IP SLVS-EC
Penggunaan Sumber
Jadual berikut menunjukkan penggunaan sumber sebagaiampTeras Penerima SLVS-EC dilaksanakan dalam FPGA PolarFire (pakej MPF300TS-1FCG1152I), untuk RAW 8 dan empat lorong serta konfigurasi resolusi mendatar 1920.
Jadual 5 • Penggunaan Sumber
| unsur | Penggunaan |
| DFF | 3001 |
| LUT 4-input | 1826 |
| LSRAM | 16 |
Dokumen / Sumber
 |
MICROCHIP UG0877 Penerima SLVS-EC untuk PolarFire FPGA [pdf] Panduan Pengguna UG0877, UG0877 Penerima SLVS-EC untuk FPGA PolarFire, Penerima SLVS-EC untuk FPGA PolarFire, Penerima untuk FPGA PolarFire, FPGA PolarFire |
