MICROCHIP DS50003319C-13 Panduan Pengguna IP HDMI TX Ethernet

IP pemancar Antara Muka Multimedia Definisi Tinggi (HDMI) Microchip menyokong penghantaran data paket video dan audio yang diterangkan dalam spesifikasi standard HDMI.

HDMI menggunakan Transition Minimized Differential Signaling (TMDS) untuk menghantar dengan cekap volum data digital yang besar merentasi jarak kabel yang dilanjutkan, memastikan penghantaran isyarat digital berkelajuan tinggi, bersiri dan boleh dipercayai. Pautan TMDS terdiri daripada saluran jam tunggal dan tiga saluran data. Jam piksel video dihantar pada saluran jam TMDS, yang membantu mengekalkan isyarat dalam penyegerakan. Data video dibawa sebagai piksel 24-bit pada tiga saluran data TMDS, di mana setiap saluran data ditetapkan untuk komponen warna merah, hijau dan biru. Data audio dibawa sebagai paket 8-bit pada saluran hijau dan merah TMDS.

Pengekod TMDS membenarkan penghantaran data bersiri pada kelajuan tinggi, sambil meminimumkan potensi Gangguan Elektromagnet (EMI) ke atas kabel tembaga dengan meminimumkan bilangan peralihan (mengurangkan gangguan antara saluran), dan mencapai keseimbangan Arus Terus (DC), pada wayar , dengan mengekalkan bilangan satu dan sifar pada baris hampir sama.

HDMI TX IP direka untuk digunakan bersama dengan PolarFire® Transceiver peranti SoC dan PolarFire. IP serasi dengan HDMI 1.4 dan HDMI 2.0, yang menyokong sehingga 60 bingkai sesaat, dengan lebar jalur maksimum 18 Gbps. IP menggunakan pengekod TMDS yang menukar data video 8-bit bagi setiap saluran dan paket audio kepada 10-bit DC-seimbang, dan urutan peralihan yang diminimumkan. Ia kemudiannya dihantar secara bersiri pada kadar 10-bit setiap piksel, setiap saluran. Semasa tempoh pengosongan video, token kawalan dihantar. Token ini dijana berdasarkan isyarat hsync dan vsync. Semasa tempoh pulau data, paket audio dihantar sebagai paket 10-bit pada saluran merah dan hijau.

Panduan Pengguna

DS50003319C – 1

Ringkasan

Jadual berikut menyediakan ringkasan ciri-ciri IP HDMI TX.

Jadual 1. Ciri-ciri IP HDMI TX

Versi Teras	Panduan pengguna ini menyokong HDMI TX IP v5.2.0
Disokong Keluarga Peranti	• PolarFire® SoC • PolarFire
Aliran Alat yang Disokong	Memerlukan Libero® SoC v11.4 atau keluaran yang lebih baru
Disokong Antara muka	Antara muka yang disokong oleh HDMI TX IP ialah: • AXI4-Strim – Teras ini menyokong AXI4-Stream ke port input. Apabila dikonfigurasikan dalam mod ini, IP mengambil isyarat aduan standard AXI4 Stream sebagai input. • Antara Muka Konfigurasi AXI4-Lite – Teras ini menyokong antara muka konfigurasi AXI4-Lite untuk keperluan 4Kp60. Dalam mod ini, input IP dibekalkan daripada SoftConsole. • Orang asli – Apabila dikonfigurasikan dalam mod ini, IP mengambil isyarat video dan audio asli sebagai input.
Pelesenan	HDMI TX IP disediakan dengan dua pilihan lesen berikut: • Disulitkan: Kod RTL yang disulitkan lengkap disediakan untuk teras. Ia boleh didapati secara percuma dengan mana-mana lesen Libero, membolehkan teras dijadikan instantiated dengan SmartDesign. Anda boleh melakukan Simulasi, Sintesis, Reka Letak dan atur cara silikon FPGA menggunakan suite reka bentuk Libero. • RTL: Kod sumber RTL yang lengkap dikunci lesen, yang perlu dibeli secara berasingan.

Ciri-ciri

HDMI TX IP mempunyai ciri-ciri berikut:

• Serasi untuk HDMI 2.0 dan 1.4b

• Menyokong satu atau empat simbol/piksel setiap input jam

• Menyokong Resolusi sehingga 3840 x 2160 pada 60 fps

• Menyokong kedalaman warna 8, 10, 12 dan 16-bit

• Menyokong format warna seperti RGB, YUV 4:2:2 dan YUV 4:4:4

• Menyokong audio sehingga 32 saluran

• Menyokong Skim Pengekodan – TMDS

• Menyokong antara muka Native dan AXI4 Stream Video dan Audio Data

• Menyokong antara muka Konfigurasi Asli dan AXI4-Lite untuk pengubahsuaian parameter

Arahan Pemasangan

Teras IP mesti dipasang pada Katalog IP Libero® Perisian SoC secara automatik melalui fungsi kemas kini Katalog IP dalam perisian Libero SoC, atau ia dimuat turun secara manual daripada katalog. Setelah teras IP dipasang dalam Katalog IP perisian SoC Libero, ia dikonfigurasikan, dijana dan dijadikan instantiated dalam SmartDesign untuk dimasukkan dalam projek Libero.

Panduan Pengguna

DS50003319C – 2

Penggunaan Sumber (Tanya soalan)

HDMI TX IP dilaksanakan dalam PolarFire® FPGA (Pakej MPF300T – 1FCG1152I).

Jadual berikut menyenaraikan sumber yang digunakan apabila g_PIXELS_PER_CLK = 1PXL.

Jadual 2. Penggunaan Sumber untuk 1PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Fabrik		4LUT	Fabrik DFF	Antara muka 4LUT	Antara muka DFF	uSRAM (64×12)
RGB	8	Dayakan	Lumpuhkan	787	514	108	108	9
	8	Lumpuhkan	Lumpuhkan	819	502	108	108	9
	10	Lumpuhkan	Lumpuhkan	1070	849	156	156	13
	12	Lumpuhkan	Lumpuhkan	1084	837	156	156	13
	16	Lumpuhkan	Lumpuhkan	1058	846	156	156	13
YCbCr422	8	Lumpuhkan	Lumpuhkan	696	473	96	96	8
YCbCr444	8	Lumpuhkan	Lumpuhkan	819	513	108	108	9
	10	Lumpuhkan	Lumpuhkan	1068	849	156	156	13
	12	Lumpuhkan	Lumpuhkan	1017	837	156	156	13
	16	Lumpuhkan	Lumpuhkan	1050	845	156	156	13

Jadual berikut menyenaraikan sumber yang digunakan apabila g_PIXELS_PER_CLK = 4PXL.

Jadual 3. Penggunaan Sumber untuk 4PXL

	g_COLOR_FORMAT g_BITS_PER_COMPONENT (Bit)	g_AUX_CHANNEL_ENABLE g_4K60_SUPPORT Fabrik		4LUT	Fabrik DFF	Antara muka 4LUT	Antara muka DFF	uSRAM (64×12)
RGB	8	Lumpuhkan	Dayakan	4078	2032	144	144	12
		Dayakan	Lumpuhkan	1475	2269	144	144	12
		Lumpuhkan	Lumpuhkan	1393	1092	144	144	12
	10	Lumpuhkan	Lumpuhkan	2151	1635	264	264	22
	12	Lumpuhkan	Lumpuhkan	1909	1593	264	264	22
	16	Lumpuhkan	Lumpuhkan	1645	1284	264	264	22
YCbCr422	8	Lumpuhkan	Lumpuhkan	1265	922	144	144	12
YCbCr444	8	Lumpuhkan	Lumpuhkan	1119	811	144	144	12
	10	Lumpuhkan	Lumpuhkan	2000	1627	264	264	22
	12	Lumpuhkan	Lumpuhkan	1909	1585	264	264	22
	16	Lumpuhkan	Lumpuhkan	1604	1268	264	264	22

Panduan Pengguna

DS50003319C – 3

Konfigurator IP HDMI TX

1. Konfigurator IP HDMI TX (Tanya soalan)

Bahagian ini memberikan overview antara muka HDMI TX Configurator dan pelbagai komponennya.

HDMI TX Configurator menyediakan antara muka grafik untuk menyediakan teras HDMI TX untuk keperluan penghantaran video tertentu. Konfigurator ini membolehkan pengguna memilih parameter seperti Bit Setiap Komponen, Format Warna, Bilangan Piksel, Mod Audio, Antara Muka, Testbench dan Lesen. Adalah penting untuk melaraskan tetapan ini dengan betul untuk memastikan penghantaran data video yang berkesan melalui HDMI.

Antara muka HDMI TX Configurator terdiri daripada pelbagai menu lungsur turun dan pilihan yang membolehkan pengguna menyesuaikan tetapan penghantaran HDMI. Konfigurasi utama diterangkan dalam Jadual 3-1.

Rajah berikut memberikan butiran terperinci view antara muka HDMI TX Configurator.

Rajah 1-1. Konfigurator IP HDMI TX

Antara muka juga termasuk butang OK dan Batal untuk mengesahkan atau membuang konfigurasi yang dibuat.

Panduan Pengguna

DS50003319C – 5

Pelaksanaan Perkakasan

2. Pelaksanaan Perkakasan (Tanya soalan)

Pemancar HDMI (TX) terdiri daripada dua stages:

• Operasi XOR/XNOR, yang meminimumkan bilangan peralihan

• INV/NONINV, yang meminimumkan perbezaan (imbangan DC). Dua bit tambahan ditambah pada s initage operasi. Data kawalan (hsync dan vsync) dikodkan kepada 10 bit dalam empat kombinasi yang mungkin untuk membantu penerima menyegerakkan jamnya dengan jam pemancar. Transceiver mesti digunakan bersama-sama dengan HDMI TX IP untuk mensiri 10 bit (mod 1 piksel) atau 40 bit (mod 4 piksel).

Konfigurator juga memaparkan perwakilan teras HDMI Tx, berlabel HDMI_TX_0, menunjukkan pelbagai sambungan input dan output yang disambungkan dengan teras. Terdapat tiga mod untuk antara muka HDMI TX dan dijelaskan seperti berikut:

Mod Format Warna RGB

Port HDMI TX IP untuk satu piksel setiap jam apabila mod audio didayakan dan format Warna ialah RGB untuk PolarFire® peranti ditunjukkan dalam rajah berikut. Perwakilan visual port teras HDMI Tx seperti berikut:

• Isyarat jam kawalan ialah R_CLK_LOCK, G_CLK_LOCK dan B_CLK_LOCK. Isyarat Jam ialah R_CLK_I, G_CLK_I dan B_CLK_I.

• Saluran data termasuk DATA_R_I, DATA_G_I dan DATA_B_I.

• Isyarat Data Tambahan ialah AUX_DATA_R_I dan AUX_DATA_G_I.

Rajah 2-1. Gambarajah Blok IP HDMI TX (Format Warna RGB)

Untuk maklumat lanjut tentang isyarat I/O untuk format warna RGB, lihat Jadual 3-2.

Mod Format Warna YCbCr444

Port HDMI TX IP untuk satu piksel setiap jam apabila mod audio didayakan dan format Warna ialah YCbCr444 ditunjukkan dalam rajah berikut. Perwakilan visual port teras HDMI Tx seperti berikut:

• Isyarat kawalan ialah Y_CLK_LOCK, Cb_CLK_LOCK dan Cr_CLK_LOCK.

• Isyarat jam ialah Y_CLK_I, Cb_CLK_I dan Cr_CLK_I.

Panduan Pengguna

DS50003319C – 6

Pelaksanaan Perkakasan

• Saluran data termasuk DATA_Y_I, DATA_Cb_I dan DATA_Cr_I.

• Isyarat input Data Tambahan ialah AUX_DATA_Y_I dan AUX_DATA_C_I.

Rajah 2-2. Gambarajah Blok IP HDMI TX (Format Warna YCbCr444)

Untuk maklumat lanjut tentang isyarat I/O untuk format warna YCbCr444, lihat Jadual 3-6. Mod Format Warna YCbCr422

Port HDMI TX IP untuk satu piksel setiap jam apabila mod audio didayakan dan format Warna ialah YCbCr422 ditunjukkan dalam rajah berikut. Perwakilan visual port teras HDMI Tx seperti berikut:

• Isyarat kawalan ialah LANE1_CLK_LOCK, LANE2_CLK_LOCK dan LANE3_CLK_LOCK. • Isyarat jam ialah LANE1_CLK_I, LANE2_CLK_I dan LANE3_CLK_I.

• Saluran data termasuk DATA_Y_I dan DATA_C_I.

Panduan Pengguna

DS50003319C – 7

Pelaksanaan Perkakasan

Rajah 2-3. Gambarajah Blok IP HDMI TX (Format Warna YCbCr422)

Untuk maklumat lanjut tentang isyarat I/O untuk format warna YCbCr422, lihat Jadual 3-7 Panduan Pengguna

DS50003319C – 8

Parameter HDMI TX dan Isyarat Antara Muka

3. Parameter HDMI TX dan Isyarat Antara Muka (Tanya soalan)

Bahagian ini membincangkan parameter dalam konfigurator GUI HDMI TX dan isyarat I/O. 3.1 Parameter Konfigurasi (Tanya soalan)

Jadual berikut menyenaraikan parameter konfigurasi dalam IP HDMI TX.

Jadual 3-1. Parameter Konfigurasi

Nama Parameter	Penerangan
Format Warna	Mentakrifkan ruang warna. Menyokong format warna berikut: • RGB • YCbCr422 • YCbCr444
Bilangan bit setiap komponen	Menentukan bilangan bit bagi setiap komponen warna. Menyokong 8, 10, 12, dan 16 bit setiap komponen.
Bilangan Piksel	Menunjukkan bilangan piksel setiap input jam: • Piksel setiap jam = 1 • Piksel setiap jam = 4
Sokongan 4Kp60	Sokongan untuk resolusi 4K pada 60 bingkai sesaat: • Apabila 1, sokongan 4Kp60 didayakan • Apabila 0, sokongan 4Kp60 dilumpuhkan
Mod Audio	Mengkonfigurasi mod penghantaran audio. Data audio untuk saluran R dan G: • Dayakan • Lumpuhkan
Antara muka	Aliran asli dan AXI
Testbench	Membenarkan pemilihan persekitaran testbench. Menyokong pilihan testbench berikut: • Pengguna • Tiada
Lesen	Nyatakan jenis lesen. Menyediakan dua pilihan lesen berikut: • RTL • Disulitkan

3.2 Pelabuhan (Tanya soalan)

Jadual berikut menyenaraikan port input dan output bagi HDMI TX IP untuk antara muka Asli apabila mod Audio didayakan dan Format Warna ialah RGB.

Jadual 3-2. Isyarat Input dan Output

Nama Isyarat	Arah	Lebar	Penerangan
SYS_CLK_I	Input	1-bit	Jam sistem, biasanya jam yang sama dengan pengawal paparan
RESET_N_I	Input	1-bit	Isyarat tetapan semula aktif-rendah tak segerak
VIDEO_DATA_VALID_I	Input	1-bit	Input sah data video
AUDIO_DATA_VALID_I	Input	1-bit	Data paket audio input yang sah
R_CLK_I	Input	1-bit	Jam TX untuk saluran "R" daripada XCVR
R_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran R daripada XCVR
G_CLK_I	Input	1-bit	Jam TX untuk saluran "G" daripada XCVR
G_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran G daripada XCVR
B_CLK_I	Input	1-bit	Jam TX untuk saluran "B" daripada XCVR

Panduan Pengguna

DS50003319C – 9

Parameter HDMI TX dan Isyarat Antara Muka

……..bersambung Penerangan Lebar Arah Nama Isyarat
B_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran B daripada XCVR
H_SYNC_I	Input	1-bit	Nadi penyegerakan mendatar
V_SYNC_I	Input	1-bit	Nadi penyegerakan menegak
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Pengepala paket untuk data paket audio
DATA_R_I	Input	PIXELS_PER_CLK*8	Masukkan data "R".
DATA_G_I	Input	PIXELS_PER_CLK*8	Masukkan data "G".
DATA_B_I	Input	PIXELS_PER_CLK*8	Masukkan data "B".
AUX_DATA_R_I	Input	PIXELS_PER_CLK*4	Data saluran "R" paket audio
AUX_DATA_G_I	Input	PIXELS_PER_CLK*4	Data saluran "G" paket audio
TMDS_R_O	Keluaran	PIXELS_PER_CLK*10	Data "R" yang dikodkan
TMDS_G_O	Keluaran	PIXELS_PER_CLK*10	Data "G" yang dikodkan
TMDS_B_O	Keluaran	PIXELS_PER_CLK*10	Data "B" yang dikodkan

Jadual berikut menyenaraikan port untuk antara muka Strim AXI4 dengan Audio Enable.

Jadual 3-3. Port Input dan Output untuk Antara Muka Strim AXI4

Jenis Nama Pelabuhan		Lebar	Penerangan
TDATA_I	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK Input data video
TVALID_I	Input	1-bit	Video input sah
TREADY_O Output 1-bit			Output isyarat sedia hamba
TUSER_I	Input	PIXELS_PER_CLK*9 + 5	bit 0 = tidak digunakan bit 1 = VSYNC bit 2 = HSYNC bit 3 = tidak digunakan bit [3 + g_PIXELS_PER_CLK: 4] = Bit pengepala paket [4 + g_PIXELS_PER_CLK] = Data audio sah bit [(5 * g_PIXELS_PER_CLK) + 4: (1g_PIXELS_PER_CLK) + 5] = Audio G data bit [(9 g_PIXELS_PER_CLK) + 4: (5*g_PIXELS_PER_CLK) + 5] = Audio R data

Jadual berikut menyenaraikan port input dan output bagi HDMI TX IP untuk antara muka Asli apabila mod Audio dilumpuhkan.

Jadual 3-4. Isyarat Input dan Output

Nama Isyarat	Arah	Lebar	Penerangan
SYS_CLK_I	Input	1-bit	Jam sistem, biasanya jam yang sama dengan pengawal paparan
RESET_N_I	Input	1-bit	Isyarat tetapan semula aktif -rendah tak segerak
VIDEO_DATA_VALID_I	Input	1-bit	Input sah data video
R_CLK_I	Input	1-bit	Jam TX untuk saluran "R" daripada XCVR
R_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran R daripada XCVR
G_CLK_I	Input	1-bit	Jam TX untuk saluran "G" daripada XCVR
G_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran G daripada XCVR
B_CLK_I	Input	1-bit	Jam TX untuk saluran "B" daripada XCVR
B_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran B daripada XCVR
H_SYNC_I	Input	1-bit	Nadi penyegerakan mendatar
V_SYNC_I	Input	1-bit	Nadi penyegerakan menegak
DATA_R_I	Input	PIXELS_PER_CLK*8	Masukkan data "R".

Panduan Pengguna

DS50003319C – 10

Parameter HDMI TX dan Isyarat Antara Muka

……..bersambung Penerangan Lebar Arah Nama Isyarat
DATA_G_I	Input	PIXELS_PER_CLK*8	Masukkan data "G".
DATA_B_I	Input	PIXELS_PER_CLK*8	Masukkan data "B".
TMDS_R_O	Keluaran	PIXELS_PER_CLK*10	Data "R" yang dikodkan
TMDS_G_O	Keluaran	PIXELS_PER_CLK*10	Data "G" yang dikodkan
TMDS_B_O	Keluaran	PIXELS_PER_CLK*10	Data "B" yang dikodkan

Jadual berikut menyenaraikan port untuk antara muka Strim AXI4.

Jadual 3-5. Port Input dan Output untuk Antara Muka Strim AXI4

Nama Pelabuhan	taip	Lebar	Penerangan
TDATA_I_VIDEO	Input	3g_BITS_PER_COMPONENTg_PIXELS_PER_CLK	Masukkan data video
TVALID_I_VIDEO	Input	1-bit	Video input sah
TREADY_O_VIDEO	Keluaran	1-bit	Output isyarat sedia hamba
TUSER_I_VIDEO	Input	4 bit	bit 0 = tidak digunakan bit 1 = VSYNC bit 2 = HSYNC bit 3 = tidak digunakan

Jadual berikut menyenaraikan port untuk mod YCbCr444 apabila mod audio didayakan.

Jadual 3-6. Input dan Output untuk Mod YCbCr444 dan Mod Audio Didayakan

Nama Isyarat	Lebar Arah		Penerangan
SYS_CLK_I	Input	1-bit	Jam sistem, biasanya jam yang sama dengan pengawal paparan
RESET_N_I	Input	1-bit	Isyarat tetapan semula aktif-rendah tak segerak
VIDEO_DATA_VALID_I Input		1-bit	Input sah data video
AUDIO_DATA_VALID_I Input		1-bit	Data paket audio input yang sah
Y_CLK_I	Input	1-bit	Jam TX untuk saluran "Y" daripada XCVR
Y_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran Y daripada XCVR
Cb_CLK_I	Input	1-bit	Jam TX untuk saluran "Cb" daripada XCVR
Cb_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran Cb daripada XCVR
Cr_CLK_I	Input	1-bit	Jam TX untuk saluran "Cr" daripada XCVR
Cr_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk saluran Cr daripada XCVR
H_SYNC_I	Input	1-bit	Nadi penyegerakan mendatar
V_SYNC_I	Input	1-bit	Nadi penyegerakan menegak
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Pengepala paket untuk data paket audio
DATA_Y_I	Input	PIXELS_PER_CLK*8	Masukkan data "Y".
DATA_Cb_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input data “Cb”.
DATA_Cr_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input data "Cr".
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Data saluran "Y" paket audio
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Data saluran "C" paket audio
TMDS_R_O	Keluaran	PIXELS_PER_CLK*10	Data "Cb" yang dikodkan
TMDS_G_O	Keluaran	PIXELS_PER_CLK*10	Data "Y" yang dikodkan
TMDS_B_O	Keluaran	PIXELS_PER_CLK*10	Data "Cr" yang dikodkan

Jadual berikut menyenaraikan port untuk mod YCbCr422 apabila mod audio didayakan.

Panduan Pengguna

DS50003319C – 11

Parameter HDMI TX dan Isyarat Antara Muka

Jadual 3-7. Input dan Output untuk Mod YCbCr422 dan Mod Audio Didayakan

Nama Isyarat	Lebar Arah		Penerangan
SYS_CLK_I	Input	1-bit	Jam sistem, biasanya jam yang sama dengan pengawal paparan
RESET_N_I	Input	1-bit	Asynchronous Active -Isyarat set semula rendah
VIDEO_DATA_VALID_I Input		1-bit	Input sah data video
LANE1_CLK_I	Input	1-bit	Jam TX untuk saluran "lorong dari lorong XCVE 1" dari XCVR
LANE1_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk lorong dari lorong XCVE 1
LANE2_CLK_I	Input	1-bit	Jam TX untuk saluran "lorong dari lorong XCVE 2" dari XCVR
LANE2_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk lorong dari lorong XCVE 2
LANE3_CLK_I	Input	1-bit	Jam TX untuk saluran "lorong dari lorong XCVE 3" dari XCVR
LANE3_CLK_LOCK	Input	1-bit	TX_CLK_STABLE untuk lorong dari lorong XCVE 3
H_SYNC_I	Input	1-bit	Nadi penyegerakan mendatar
V_SYNC_I	Input	1-bit	Nadi penyegerakan menegak
PACKET_HEADER_I	Input	PIXELS_PER_CLK*1	Pengepala paket untuk data paket audio
DATA_Y_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input data “Y”.
DATA_C_I	Input	PIXELS_PER_CLK*DATA_WIDTH Input data “C”.
AUX_DATA_Y_I	Input	PIXELS_PER_CLK*4	Data saluran "Y" paket audio
AUX_DATA_C_I	Input	PIXELS_PER_CLK*4	Data saluran "C" paket audio
TMDS_R_O	Keluaran	PIXELS_PER_CLK*10	Data "C" yang dikodkan
TMDS_G_O	Keluaran	PIXELS_PER_CLK*10	Data "Y" yang dikodkan
TMDS_B_O	Keluaran	PIXELS_PER_CLK*10	Data yang dikodkan berkaitan dengan maklumat penyegerakan

Panduan Pengguna

DS50003319C – 12

Daftar Peta dan Penerangan

4. Daftar Peta dan Penerangan (Tanya soalan)

Offset	Nama	Pos Sedikit.	7	6	5	4	3	2	1	0
0x00	SCRAMBLER_IP_EN	7:0								MULAKAN
		15:8
		23:16
		31:24
0x04	XCVR_DATA_LANE_ 0_SEL	7:0							MULA[1:0]
		15:8
		23:16
		31:24

Panduan Pengguna

DS50003319C – 13

Daftar Peta dan Penerangan

4.1 SCRAMBLER_IP_EN (Tanya soalan)

Nama: SCRAMBLER_IP_EN

Offset: 0x000

Tetapkan semula: 0x0

Harta: Tulis sahaja

Scrambler Dayakan Daftar Kawalan. Daftar ini mesti ditulis untuk mendapatkan Sokongan 4kp60 untuk IP HDMI TX

Bit 31 30 29 28 27 26 25 24

Akses

Tetapkan semula

Bit 23 22 21 20 19 18 17 16

Akses

Tetapkan semula

Bit 15 14 13 12 11 10 9 8

Akses

Tetapkan semula

Bit 7 6 5 4 3 2 1 0

MULAKAN

Akses W Reset 0

Bit 0 – MULA Menulis “1” pada bit ini memulakan pemindahan data Scrambler didayakan. HDMI 2.0 menggunakan satu bentuk perebutan yang dikenali sebagai pengekodan 8b/10b. Skim pengekodan ini digunakan untuk menghantar data melalui antara muka HDMI dengan pasti dan cekap.

Panduan Pengguna

DS50003319C – 14

Daftar Peta dan Penerangan

4.2 XCVR_DATA_LANE_0_SEL (Tanya soalan)

Nama: XCVR_DATA_LANE_0_SEL

Offset: 0x004

Tetapkan semula: 0x1

Harta: Tulis sahaja

Daftar XCVR_DATA_LANE_0_SEL memilih data yang perlu dipindahkan ke XCVR daripada HDMI TX IP untuk mendapatkan jam untuk HD Penuh, 4kp30, 4kp60.

Bit 31 30 29 28 27 26 25 24

Akses

Tetapkan semula

Bit 23 22 21 20 19 18 17 16

Akses

Tetapkan semula

Bit 15 14 13 12 11 10 9 8

Akses

Tetapkan semula

Bit 7 6 5 4 3 2 1 0

MULA[1:0]

Akses Set Semula WW 0 1

Bit 1:0 – START[1:0] Menulis “10” pada bit ini memulakan 4KP60 didayakan dan kadar data XCVR diberikan sebagai FFFFF_00000.

Panduan Pengguna

DS50003319C – 15

Simulasi Testbench

5. Simulasi Testbench (Tanya soalan)

Testbench disediakan untuk menyemak kefungsian teras HDMI TX. Testbench hanya berfungsi dalam antara muka asli dengan 1 piksel setiap jam dan mod audio didayakan.

Jadual berikut menyenaraikan parameter yang dikonfigurasikan mengikut aplikasi.

Jadual 5-1. Parameter Konfigurasi Testbench

Nama	Parameter Lalai
Format Warna (g_COLOR_FORMAT)	RGB
Bit setiap komponen (g_BITS_PER_COMPONENT)	8
Bilangan Piksel (g_PIXELS_PER_CLK)	1
Sokongan 4Kp60 (g_4K60_SOKONGAN)	0
Mod Audio (g_AUX_CHANNEL_ENABLE)	1 (Dayakan)
Antara Muka (G_FORMAT)	0 (Lumpuhkan)

Untuk mensimulasikan teras menggunakan testbench, lakukan langkah berikut:

1. Dalam tetingkap Aliran Reka Bentuk, kembangkan Cipta Reka Bentuk.

2. Klik kanan Cipta SmartDesign Testbench, dan kemudian klik Jalankan, seperti yang ditunjukkan dalam rajah berikut. Rajah 5-1. Mencipta SmartDesign Testbench

3. Masukkan nama untuk meja ujian SmartDesign, dan kemudian klik OK.

Rajah 5-2. Menamakan SmartDesign Testbench

Meja ujian SmartDesign dibuat dan kanvas muncul di sebelah kanan anak tetingkap Aliran Reka Bentuk.

Panduan Pengguna

DS50003319C – 16

Simulasi Testbench

4. Navigasi ke Libero® Katalog SoC, pilih View > Windows > Katalog IP, dan kemudian kembangkan Video Penyelesaian. Klik dua kali HDMI TX IP (v5.2.0), dan kemudian klik OK.

5. Dalam tetingkap Parameter Configurator, pilih nilai Number of Pixels yang diperlukan, seperti yang ditunjukkan dalam rajah berikut.

Rajah 5-3. Konfigurasi Parameter

6. Pilih semua port, klik kanan dan pilih Naikkan ke Tahap Atas.

7. Pada bar alat SmartDesign, klik Jana Komponen.

8. Pada tab Hierarki Rangsangan, klik kanan meja ujian HDMI_TX_TB file, dan kemudian klik Simulate Pre-Synth Design > Open Interactively.

ModelSim® alat dibuka dengan meja ujian, seperti yang ditunjukkan dalam rajah berikut. Rajah 5-4. Alat ModelSim dengan HDMI TX Testbench File

Penting: Jika simulasi terganggu kerana had masa larian yang dinyatakan dalam DO file, gunakan lari -semua arahan untuk melengkapkan simulasi.

Panduan Pengguna

DS50003319C – 17

Simulasi Testbench

5.1 Rajah Masa (Tanya soalan)

Rajah pemasaan berikut untuk HDMI TX IP menunjukkan data video dan tempoh data kawalan untuk 1 piksel setiap jam.

Rajah 5-5. Gambarajah Pemasa IP HDMI TX Data Video untuk 1 Piksel Setiap Jam

Rajah berikut menunjukkan empat kombinasi data kawalan.

Rajah 5-6. Gambarajah Pemasa IP HDMI TX bagi Data Kawalan untuk 1 Piksel Setiap Jam

Panduan Pengguna

DS50003319C – 18

Integrasi Sistem

6. Integrasi Sistem (Tanya soalan)

Bahagian ini menunjukkan sebagaiamppenerangan reka bentuk.

Jadual berikut menyenaraikan konfigurasi PF XCVR, PF TX PLL dan PF CCC.

Jadual 6-1. PF XCVR, PF TX PLL dan Konfigurasi PF CCC

Resolusi		Konfigurasi PF XCVR Lebar Bit			Konfigurasi PF TX PLL		Konfigurasi PF CCC
Resolusi		Data TX Kadar	Jam TX Bahagian Faktor	TX PCS Fabrik Lebar	Diingini Output Bit Clock	Rujukan jam Kekerapan	Input Kekerapan	Keluaran Kekerapan
1PXL (1080p60) 8		1485	4	10	5940	148.5	NA	NA
1PXL (1080p30) 10		925	4	10	3700	148.5	92.5	74
	12	1113.75	4	10	4455	148.5	111.375	74.25
	16	1485	4	10	5940	148.5	148.5	74.25
4PXL (1080p60) 10		1860	4	40	7440	148.5	46.5	37.2
	12	2229	4	40	8916	148.5	55.725	37.15
	16	2970	2	40	5940	148.5	74.25	37.125
4PXL (4kp30)	8	2970	2	40	5940	148.5	NA	NA
	10	3712.5	2	40	7425	148.5	92.812	74.25
	12	4455	1	40	4455	148.5	111.375	74.25
	16	5940	1	40	5940	148.5	148.5	74.25
4PXL (4Kp60)	8	5940	1	40	5940	148.5	NA	NA

HDMI TX Sample Design, apabila dikonfigurasikan dalam g_BITS_PER_COMPONENT = 8-bit dan

g_PIXELS_PER_CLK = 1 mod PXL, ditunjukkan dalam rajah berikut.

Rajah 6-1. HDMI TX Sample Reka bentuk

HDMI_TX_C0_0

PF_INIT_MONITOR_C0_0

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_SELESAI

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

PF_INIT_MONITOR_C0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

HIJAU_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Corak_Generator_C1

PF_XCVR_REF_CLK_C0_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[7:0]

DATA_G_I[7:0]

DATA_B_I[7:0]

HDMI_TX_C0

PF_TX_PLL_C0_0

PF_XCVR_ERM_C0_0

PAD_OUT

LANE3_TXD_N

CLKS_FROM_TXPLL_0

LANE3_TXD_P

LANE0_IN

LANE2_TXD_N

LANE0_PCS_ARST_N

LANE2_TXD_P

LANE0_PMA_ARST_N

LANE1_TXD_N

LANE0_TX_DATA[9:0]

LANE1_TXD_P

LANE1_IN

LANE0_TXD_N

LANE1_PCS_ARST_N

LANE0_TXD_P

LANE1_PMA_ARST_N

LANE0_OUT

LANE1_TX_DATA[9:0]

LANE0_TX_CLK_R

LANE2_IN

LANE0_TX_CLK_STABLE

LANE2_PCS_ARST_N

LANE1_OUT

LANE2_PMA_ARST_N

LANE1_TX_CLK_R

LANE2_TX_DATA[9:0]

LANE1_TX_CLK_STABLE

LANE3_IN

LANE2_OUT

LANE3_PCS_ARST_N

LANE2_TX_CLK_R

LANE3_PMA_ARST_N

LANE2_TX_CLK_STABLE

LANE3_TX_DATA[9:0] LANE3_OUTLANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

PATTERN_SEL_I[2:0] REF_CLK_PAD_P REF_CLK_PAD_N

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_XCVR_REF_CLK_C0

PF_TX_PLL_C0

Untuk CthampOleh itu, dalam konfigurasi 8-bit, komponen berikut adalah sebahagian daripada reka bentuk: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasikan untuk kadar data 1485 Mbps dalam mod PMA untuk TX sahaja, dengan lebar data dikonfigurasikan sebagai 10 bit untuk mod 1pxl dan Jam rujukan 148.5 MHz, berdasarkan tetapan jadual sebelumnya

• Output LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 dijana sebagai jam 148.5 MHz, berdasarkan tetapan jadual sebelumnya

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 dan PF_INIT_MONITOR_C0) didorong oleh LANE0_TX_CLK_R, iaitu 148.5 MHz

• R_CLK_I, G_CLK_I dan B_CLK_I didorong oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R dan LANE1_TX_CLK_R, masing-masing

Panduan Pengguna

DS50003319C – 19

Integrasi Sistem

Samppenyepaduan untuk, g_BITS_PER_COMPONENT = 8 dan g_PIXELS_PER_CLK = 4. For ExampOleh itu, dalam konfigurasi 8-bit, komponen berikut adalah sebahagian daripada reka bentuk: • PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasikan untuk kadar data 2970 Mbps dalam mod PMA untuk

TX sahaja, dengan lebar data dikonfigurasikan sebagai 40-bit untuk mod 1pxl dan jam rujukan 148.5 MHz berdasarkan tetapan jadual sebelumnya

• Output LANE0_TX_CLK_R PF_XCVR_ERM_C0_0 dijana sebagai jam 74.25 MHz, berdasarkan tetapan jadual sebelumnya

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 dan PF_INIT_MONITOR_C0) didorong oleh LANE0_TX_CLK_R, iaitu 148.5 MHz

• R_CLK_I, G_CLK_I dan B_CLK_I didorong oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R dan LANE1_TX_CLK_R, masing-masing

HDMI TX Sample Design, apabila dikonfigurasikan dalam mod g_BITS_PER_COMPONENT = 12 Bit dan g_PIXELS_PER_CLK = 1 PXL, ditunjukkan dalam rajah berikut.

Rajah 6-2. HDMI TX Sample Reka bentuk

PF_XCVR_ERM_C0_0

PATTERN_SEL_I[2:0]

REF_CLK_PAD_P REF_CLK_PAD_N

PF_CCC_C1_0

REF_CLK_0 OUT0_FABCLK_0PLL_LOCK_0

PF_CCC_C1

PF_INIT_MONITOR_C0_0

CORERESET_PF_C0_0

CLK

EXT_RST_N

BANK_x_VDDI_STATUS

BANK_y_VDDI_STATUS

PLL_POWERDOWN_B

PLL_LOCK

FABRIC_RESET_N

SS_BUSY

INIT_DONE

FF_US_RESTORE

FPGA_POR_N

CORERESET_PF_C0

Display_Controller_C0_0

FRAME_END_O

H_SYNC_O

RESETN_I

V_SYNC_O

SYS_CLK_I

V_ACTIVE_O

ENABLE_I

DATA_TRIGGER_O

H_RES_O[15:0]

V_RES_O[15:0]

Display_Controller_C0

pattern_generator_verilog_pattern_0

DATA_VALID_O

SYS_CLK_I

FRAME_END_O

RESET_N_I

LINE_END_O

DATA_EN_I

RED_O[7:0]

FRAME_END_I

HIJAU_O[7:0]

PATTERN_SEL_I[2:0]

BLUE_O[7:0]

BAYER_O[7:0]

Test_Corak_Generator_C0

PF_XCVR_REF_CLK_C0_0

REF_CLK_PAD_P

REF_CLK_PAD_NREF_CLK

PF_XCVR_REF_CLK_C0

HDMI_TX_0

RESET_N_I

SYS_CLK_I

VIDEO_DATA_VALID_I

R_CLK_I

R_CLK_LOCK

G_CLK_I

G_CLK_LOCK

TMDS_R_O[9:0]

B_CLK_I

TMDS_G_O[9:0]

B_CLK_LOCK

TMDS_B_O[9:0]

V_SYNC_I

XCVR_LANE_0_DATA_O[9:0]

H_SYNC_I

DATA_R_I[11:0]

DATA_R_I[11:4]

DATA_G_I[11:0]

DATA_G_I[11:4]

DATA_B_I[11:0]

DATA_B_I[11:4]

HDMI_TX_C0

PF_TX_PLL_C0_0

PAD_OUT

CLKS_FROM_TXPLL_0

LANE3_TXD_N

LANE0_IN

LANE3_TXD_P

LANE0_PCS_ARST_N

LANE2_TXD_N

LANE0_PMA_ARST_N

LANE2_TXD_P

LANE0_TX_DATA[9:0]

LANE1_TXD_N

LANE1_IN

LANE1_TXD_P

LANE1_PCS_ARST_N

LANE0_TXD_N

LANE1_PMA_ARST_N

LANE0_TXD_P

LANE1_TX_DATA[9:0]

LANE0_OUT

LANE2_IN

LANE1_OUT

LANE2_PCS_ARST_N

LANE1_TX_CLK_R

LANE2_PMA_ARST_N

LANE1_TX_CLK_STABLE

LANE2_TX_DATA[9:0] LANE2_OUTLANE3_IN

LANE2_TX_CLK_R

LANE3_PCS_ARST_N

LANE2_TX_CLK_STABLE

LANE3_PMA_ARST_N

LANE3_OUT

LANE3_TX_DATA[9:0]

LANE3_TX_CLK_R

LANE3_TX_CLK_STABLE

PF_XCVR_ERM_C0

LANE3_TXD_N LANE3_TXD_P LANE2_TXD_N LANE2_TXD_P LANE1_TXD_N LANE1_TXD_P LANE0_TXD_N LANE0_TXD_P

FABRIC_POR_N

PCIE_INIT_DONE

USRAM_INIT_DONE

SRAM_INIT_DONE

DEVICE_INIT_SELESAI

XCVR_INIT_DONE

USRAM_INIT_FROM_SNVM_DONE

USRAM_INIT_FROM_UPROM_DONE

USRAM_INIT_FROM_SPI_DONE

SRAM_INIT_FROM_SNVM_DONE

SRAM_INIT_FROM_UPROM_DONE

SRAM_INIT_FROM_SPI_DONE

AUTOCALIB_DONE

REF_CLKPLL_LOCKCLKS_TO_XCVR

PF_INIT_MONITOR_C0

PF_TX_PLL_C0

Sampintegrasi untuk, g_BITS_PER_COMPONENT > 8 dan g_PIXELS_PER_CLK = 1. For Example, dalam konfigurasi 12-bit, komponen berikut adalah sebahagian daripada reka bentuk:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasikan untuk kadar data 111.375 Mbps dalam mod PMA untuk TX sahaja, dengan lebar data dikonfigurasikan sebagai 10 bit untuk mod 1pxl dan jam rujukan 1113.75 Mbps, berdasarkan Jadual 6-1 tetapan

• Output LANE1_TX_CLK_R PF_XCVR_ERM_C0_0 dijana sebagai jam 111.375 MHz, berdasarkan Jadual 6-1 tetapan

• R_CLK_I, G_CLK_I dan B_CLK_I didorong oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R dan LANE1_TX_CLK_R, masing-masing

• PF_CCC_C0 menjana jam bernama OUT0_FABCLK_0, dengan frekuensi 74.25 MHz, apabila jam input ialah 111.375 MHz, yang didorong oleh LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 dan PF_INIT_MONITOR_C0) didorong oleh OUT0_FABCLK_0, iaitu 74.25 MHz

Sampintegrasi untuk, g_BITS_PER_COMPONENT > 8 dan g_PIXELS_PER_CLK = 4. For Example, dalam konfigurasi 12-bit, komponen berikut adalah sebahagian daripada reka bentuk:

• PF_XCVR_ERM (PF_XCVR_ERM_C0_0) dikonfigurasikan untuk kadar data 4455 Mbps dalam mod PMA untuk TX sahaja, dengan lebar data dikonfigurasikan sebagai 40 bit untuk mod 4pxl dan jam rujukan 111.375 MHz, berdasarkan Jadual 6-1 tetapan

• Output LANE1_TX_CLK_R PF_XCVR_ERM_C0_0 dijana sebagai jam 111.375 MHz, berdasarkan Jadual 6-1 tetapan

Panduan Pengguna

DS50003319C – 20

Integrasi Sistem

• R_CLK_I, G_CLK_I dan B_CLK_I didorong oleh LANE3_TX_CLK_R, LANE2_TX_CLK_R dan LANE1_TX_CLK_R, masing-masing

• PF_CCC_C0 menjana jam bernama OUT0_FABCLK_0, dengan frekuensi 74.25 MHz, apabila jam input ialah 111.375 MHz, yang didorong oleh LANE1_TX_CLK_R

• SYS_CLK_I (HDMI_TX_C0, Display_Controller_C0, pattern_generator_C0, CORERESET_PF_C0 dan PF_INIT_MONITOR_C0) didorong oleh OUT0_FABCLK_0, iaitu 74.25 MHz

Panduan Pengguna

DS50003319C – 21

Sejarah Semakan

7. Sejarah Semakan (Tanya soalan)

Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan terkini.

Jadual 7-1. Sejarah Semakan

Semakan	tarikh	Penerangan
C	05/2024	Berikut ialah senarai perubahan dalam semakan C dokumen: • Dikemas kini pengenalan bahagian • Mengalih keluar jadual penggunaan sumber untuk satu piksel dan empat piksel dan ditambah Jadual 2 dan Jadual 3 in 1. Penggunaan Sumber bahagian • Dikemas kini Jadual 3-1 dalam 3.1. Parameter Konfigurasi bahagian • Ditambah Jadual 3-6 dan Jadual 3-7 dalam 3.2. Pelabuhan bahagian • Ditambah 6. Integrasi Sistem bahagian
B		09/2022 Berikut ialah senarai perubahan dalam semakan B dokumen: • Mengemas kini kandungan Ciri dan pengenalan • Ditambah Rajah 2-2 untuk Mod Audio yang dilumpuhkan • Ditambah Jadual 3-4 dan Jadual 3-5 • Mengemas kini Jadual 3-2 dan Jadual 3-3 • Dikemas kini Jadual 3-1 • Dikemas kini 1. Penggunaan Sumber • Dikemas kini Rajah 1-1 • Dikemas kini Rajah 5-3
A		04/2022 Berikut ialah senarai perubahan dalam semakan A dokumen: • Dokumen telah dipindahkan ke templat Microchip • Nombor dokumen telah dikemas kini kepada DS50003319 daripada 50200863
2.0	—	Berikut ialah ringkasan perubahan yang dibuat dalam semakan ini. • Bahagian Ciri Ditambah dan Keluarga Disokong
1.0		08/2021 Semakan awal

Panduan Pengguna

DS50003319C – 22

Sokongan FPGA mikrocip

Kumpulan produk Microchip FPGA menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, dan pejabat jualan di seluruh dunia. Pelanggan dicadangkan untuk melawat sumber dalam talian Microchip sebelum menghubungi sokongan kerana kemungkinan besar pertanyaan mereka telah dijawab.

Hubungi Pusat Sokongan Teknikal melalui webtapak di www.microchip.com/support. Sebutkan nombor Bahagian Peranti FPGA, pilih kategori kes yang sesuai dan muat naik reka bentuk files semasa mencipta kes sokongan teknikal.

Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.

• Dari Amerika Utara, hubungi 800.262.1060

• Dari seluruh dunia, hubungi 650.318.4460

• Faks, dari mana-mana sahaja di dunia, 650.318.8044

Maklumat Mikrocip

Microchip itu Webtapak

Microchip menyediakan sokongan dalam talian melalui kami webtapak di www.microchip.com/. ini webtapak digunakan untuk membuat files dan maklumat mudah didapati kepada pelanggan. Beberapa kandungan yang tersedia termasuk:

• Sokongan Produk – Helaian data dan kesilapan, nota permohonan dan sampprogram, sumber reka bentuk, panduan pengguna dan dokumen sokongan perkakasan, keluaran perisian terkini dan perisian arkib

• Sokongan Teknikal Am – Soalan Lazim (Soalan Lazim), permintaan sokongan teknikal, kumpulan perbincangan dalam talian, penyenaraian ahli program rakan kongsi reka bentuk Microchip

• Perniagaan Microchip – Pemilih produk dan panduan pesanan, siaran akhbar Microchip terkini, penyenaraian seminar dan acara, penyenaraian pejabat jualan Microchip, pengedar dan wakil kilang

Perkhidmatan Pemberitahuan Perubahan Produk

Perkhidmatan pemberitahuan perubahan produk Microchip membantu memastikan pelanggan sentiasa mengetahui produk Microchip. Pelanggan akan menerima pemberitahuan e-mel apabila terdapat perubahan, kemas kini, semakan atau kesilapan yang berkaitan dengan keluarga produk atau alat pembangunan yang diminati.

Untuk mendaftar, pergi ke www.microchip.com/pcn dan ikut arahan pendaftaran. Sokongan Pelanggan

Pengguna produk Microchip boleh menerima bantuan melalui beberapa saluran: • Pengedar atau Wakil

• Pejabat Jualan Tempatan

• Jurutera Penyelesaian Terbenam (ESE)

• Sokongan Teknikal

Pelanggan harus menghubungi pengedar, wakil atau ESE mereka untuk mendapatkan sokongan. Pejabat jualan tempatan juga tersedia untuk membantu pelanggan. Penyenaraian pejabat dan lokasi jualan disertakan dalam dokumen ini.

Sokongan teknikal boleh didapati melalui webtapak di: www.microchip.com/support Ciri Perlindungan Kod Peranti Mikrocip

Perhatikan butiran berikut tentang ciri perlindungan kod pada produk Microchip:

Panduan Pengguna

DS50003319C – 23

• Produk Microchip memenuhi spesifikasi yang terkandung dalam Helaian Data Microchip tertentu mereka.

• Microchip percaya bahawa keluarga produknya selamat apabila digunakan mengikut cara yang dimaksudkan, dalam spesifikasi operasi, dan dalam keadaan biasa.

• Nilai mikrocip dan melindungi hak harta inteleknya secara agresif. Percubaan untuk melanggar ciri perlindungan kod produk Microchip adalah dilarang sama sekali dan mungkin melanggar Akta Hak Cipta Milenium Digital.

• Microchip mahupun pengeluar semikonduktor lain tidak boleh menjamin keselamatan kodnya. Perlindungan kod tidak bermakna kami menjamin produk itu "tidak boleh pecah". Perlindungan kod sentiasa berkembang. Microchip komited untuk terus menambah baik ciri perlindungan kod produk kami.

Notis Undang-undang

Penerbitan ini dan maklumat di sini hanya boleh digunakan dengan produk Microchip, termasuk untuk mereka bentuk, menguji dan menyepadukan produk Microchip dengan aplikasi anda. Penggunaan maklumat ini dalam apa-apa cara lain melanggar syarat ini. Maklumat mengenai aplikasi peranti disediakan hanya untuk kemudahan anda dan mungkin digantikan dengan kemas kini. Adalah menjadi tanggungjawab anda untuk memastikan permohonan anda memenuhi spesifikasi anda. Hubungi pejabat jualan Microchip tempatan anda untuk mendapatkan sokongan tambahan atau, dapatkan sokongan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.

MAKLUMAT INI DISEDIAKAN OLEH MICROCHIP "SEBAGAIMANA ADANYA". MICROCHIP TIDAK MEMBUAT SEBARANG JENIS PERWAKILAN ATAU WARANTI SAMA ADA TERNYATA MAUPUN TERSIRAT, BERTULIS ATAU LISAN, BERKANUN ATAU SEBALIKNYA, BERKAITAN DENGAN MAKLUMAT TERMASUK TETAPI TIDAK TERHAD KEPADA MANA-MANA WARANTI TERSIRAT, BUKAN PENYERTAAN DAN PEMESANAN TUJUAN ATAU WARANTI BERKAITAN DENGAN KEADAAN, KUALITI ATAU PRESTASINYA.

MICROCHIP TIDAK AKAN AKAN BERTANGGUNGJAWAB KE ATAS SEBARANG KERUGIAN, KEROSAKAN, KOS ATAU AKIBAT YANG TIDAK LANGSUNG, KHAS, PUNITIF, SAMPINGAN ATAU AKIBAT APA-APA JENIS APA SAJA YANG BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA, WALAUPUN BERPUNCA, WALAUPUN TERJADI. KEMUNGKINAN ATAU KEROSAKAN ADALAH BOLEH DIRAMALKAN. SEJAUH YANG DIBENARKAN OLEH UNDANG-UNDANG, JUMLAH LIABILITI MICROCHIP ATAS SEMUA TUNTUTAN DALAM APA-APA CARA BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI JUMLAH YURAN, JIKA ADA, YANG ANDA TELAH BAYAR TERUS KEPADA MICROCHIP UNTUK MAKLUMAT.

Penggunaan peranti Microchip dalam sokongan hayat dan/atau aplikasi keselamatan adalah sepenuhnya atas risiko pembeli, dan pembeli bersetuju untuk mempertahankan, menanggung rugi dan menahan Microchip yang tidak berbahaya daripada sebarang dan semua kerosakan, tuntutan, saman atau perbelanjaan akibat daripada penggunaan tersebut. Tiada lesen disampaikan, secara tersirat atau sebaliknya, di bawah mana-mana hak harta intelek Microchip melainkan dinyatakan sebaliknya.

Tanda dagangan

Nama dan logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron dan XMEGA ialah tanda dagangan berdaftar Microchip Technology Incorporated di Amerika Syarikat dan negara lain.

AgileSwitch, ClockWorks, Syarikat Penyelesaian Kawalan Terbenam, EtherSynch, Flashtec, Kawalan Kelajuan Hiper, Beban HyperLight, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, TimeCesium, TimeHub, TimePictra, TimeProvider dan ZL ialah tanda dagangan berdaftar Microchip Technology Incorporated di Amerika Syarikat

Penindasan Kunci Bersebelahan, AKS, Analog-untuk-Digital Age, Mana-mana Kapasitor, AnyIn, AnyOut, Penukaran Ditambah, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic

Panduan Pengguna

DS50003319C – 24

Padanan Purata, DAM, ECAN, Espresso T1S, EtherGREEN, EyeOpen, GridTime, IdealBridge, IGaT, Pengaturcaraan Bersiri Dalam Litar, ICSP, INICnet, Pintar Selari, IntelliMOS, Kesambungan Antara Cip, JitterBlocker, Tombol pada Paparan, Pautan Margin, maxCrypto, maksView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, mSiC, MultiTRAK, NetDetach, Penjanaan Kod Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, Power MOS IV, Power MOS 7, PowerSmart, PureSilicon , QMatrix, REAL ICE, Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance , Masa Dipercayai, TSHARC, Turing, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect dan ZENA ialah tanda dagangan Microchip Technology Incorporated di Amerika Syarikat dan negara lain.

SQTP ialah tanda perkhidmatan Microchip Technology Incorporated di Amerika Syarikat

Logo Adaptec, Frequency on Demand, Silicon Storage Technology dan Symmcom ialah tanda dagangan berdaftar Microchip Technology Inc. di negara lain.

GestIC ialah tanda dagangan berdaftar Microchip Technology Germany II GmbH & Co. KG, anak syarikat Microchip Technology Inc., di negara lain.

Sistem Pengurusan Kualiti

Untuk maklumat mengenai Sistem Pengurusan Kualiti Microchip, sila lawati www.microchip.com/quality.

Panduan Pengguna

DS50003319C – 25

Jualan dan Perkhidmatan Seluruh Dunia

AMERICAS ASIA/PACIFIC ASIA/PACIFIC EUROPE

Pejabat Korporat

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

Faks: 480-792-7277

Sokongan Teknikal:

www.microchip.com/support Web Alamat:

www.microchip.com

Atlanta

Duluth, GA

Tel: 678-957-9614

Faks: 678-957-1455

Austin, TX

Tel: 512-257-3370

Boston

Westborough, MA

Tel: 774-760-0087

Faks: 774-760-0088

Chicago

Itasca, IL

Tel: 630-285-0071

Faks: 630-285-0075

Dallas

Addison, TX

Tel: 972-818-7423

Faks: 972-818-2924

Detroit

Novi, MI

Tel: 248-848-4000

Houston, TX

Tel: 281-894-5983

Indianapolis

Noblesville, IN

Tel: 317-773-8323

Faks: 317-773-5453

Tel: 317-536-2380

Los Angeles

Mission Viejo, CA

Tel: 949-462-9523

Faks: 949-462-9608

Tel: 951-273-7800

Raleigh, NC

Tel: 919-844-7510

New York, NY

Tel: 631-435-6000

San Jose, CA

Tel: 408-735-9110

Tel: 408-436-4270

Kanada - Toronto

Tel: 905-695-1980

Faks: 905-695-2078

Australia – Sydney Tel: 61-2-9868-6733 China - Beijing

Tel: 86-10-8569-7000 China – Chengdu

Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China - Dongguan Tel: 86-769-8702-9880 China - Guangzhou Tel: 86-20-8755-8029 China - Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China - Nanjing

Tel: 86-25-8473-2460 China – Qingdao

Tel: 86-532-8502-7355 China - Shanghai

Tel: 86-21-3326-8000 China - Shenyang Tel: 86-24-2334-2829 China - Shenzhen Tel: 86-755-8864-2200 China - Suzhou

Tel: 86-186-6233-1526 China - Wuhan

Tel: 86-27-5980-5300 China – Xian

Tel: 86-29-8833-7252 China - Xiamen

Tel: 86-592-2388138 China – Zhuhai

Tel: 86-756-3210040

India – Bangalore

Tel: 91-80-3090-4444

India – New Delhi

Tel: 91-11-4160-8631

India - Pune

Tel: 91-20-4121-0141

Jepun - Osaka

Tel: 81-6-6152-7160

Jepun - Tokyo

Tel: 81-3-6880-3770

Korea - Daegu

Tel: 82-53-744-4301

Korea - Seoul

Tel: 82-2-554-7200

Malaysia – Kuala Lumpur Tel: 60-3-7651-7906

Malaysia – Pulau Pinang

Tel: 60-4-227-8870

Filipina – Manila

Tel: 63-2-634-9065

Singapura

Tel: 65-6334-8870

Taiwan – Hsin Chu

Tel: 886-3-577-8366

Taiwan – Kaohsiung

Tel: 886-7-213-7830

Taiwan - Taipei

Tel: 886-2-2508-8600

Thailand – Bangkok

Tel: 66-2-694-1351

Vietnam – Ho Chi Minh

Tel: 84-28-5448-2100

Panduan Pengguna

Austria - Wels

Tel: 43-7242-2244-39

Faks: 43-7242-2244-393

Denmark – Copenhagen

Tel: 45-4485-5910

Faks: 45-4485-2829

Finland – Espoo

Tel: 358-9-4520-820

Perancis - Paris

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Jerman - Garching

Tel: 49-8931-9700

Jerman – Haan

Tel: 49-2129-3766400

Jerman - Heilbronn

Tel: 49-7131-72400

Jerman - Karlsruhe

Tel: 49-721-625370

Jerman - Munich

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Jerman - Rosenheim

Tel: 49-8031-354-560

Israel - Hod Hasharon

Tel: 972-9-775-5100

Itali - Milan

Tel: 39-0331-742611

Faks: 39-0331-466781

Itali - Padova

Tel: 39-049-7625286

Belanda – Drunen

Tel: 31-416-690399

Faks: 31-416-690340

Norway - Trondheim

Tel: 47-72884388

Poland – Warsaw

Tel: 48-22-3325737

Romania – Bucharest

Tel: 40-21-407-87-50

Sepanyol - Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Sweden - Gothenberg

Tel: 46-31-704-60-40

Sweden – Stockholm

Tel: 46-8-5090-4654

UK – Wokingham

Tel: 44-118-921-5800

Faks: 44-118-921-5820

DS50003319C – 26

Dokumen / Sumber

MICROCHIP DS50003319C-13 Ethernet HDMI TX IP [pdf] Panduan Pengguna
DS50003319C - 13, DS50003319C - 2, DS50003319C - 3, DS50003319C-13 Ethernet HDMI TX IP, DS50003319C-13, Ethernet HDMI TX IP, HDMI TX IP, IP

Rujukan

Manual Pengguna

DS50003319C-13 Ethernet HDMI TX IP

Panduan Pengguna IP HDMI TX

Ringkasan

Ciri-ciri

Arahan Pemasangan

Panduan Pengguna

Penggunaan Sumber (Tanya soalan)

Jadual 3. Penggunaan Sumber untuk 4PXL

Panduan Pengguna

Konfigurator IP HDMI TX

Rajah 1-1. Konfigurator IP HDMI TX

Pelaksanaan Perkakasan

Mod Format Warna RGB

Pelaksanaan Perkakasan

Pelaksanaan Perkakasan

Parameter HDMI TX dan Isyarat Antara Muka

Jadual 3-3. Port Input dan Output untuk Antara Muka Strim AXI4

Jadual 3-4. Isyarat Input dan Output

Parameter HDMI TX dan Isyarat Antara Muka

Jadual 3-5. Port Input dan Output untuk Antara Muka Strim AXI4

Jadual 3-6. Input dan Output untuk Mod YCbCr444 dan Mod Audio Didayakan

Parameter HDMI TX dan Isyarat Antara Muka

Daftar Peta dan Penerangan

Daftar Peta dan Penerangan

4.1 SCRAMBLER_IP_EN (Tanya soalan)

Untuk mensimulasikan teras menggunakan testbench, lakukan langkah berikut:

Simulasi Testbench

Integrasi Sistem

Integrasi Sistem

Integrasi Sistem

Sejarah Semakan

Jadual 7-1. Sejarah Semakan

Sokongan FPGA mikrocip

Maklumat Mikrocip

Microchip itu Webtapak

Perkhidmatan Pemberitahuan Perubahan Produk

Notis Undang-undang

Tanda dagangan

Dokumen / Sumber

Rujukan

Catatan Berkaitan

Tinggalkan komen

Batalkan balasan