Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Nota Permohonan
AN5978

pengenalan

(Tanya Soalan)

This document describes how to run the JESD204B standalone demo design on the Polar Fire ® Splash Board using the JESD204B Standalone Demo GUI application. The GUI application is packaged along with the design files. The demo design is a reference design built using the Polar Fire high-speed transceiver blocks and the CoreJESD204BTX and CoreJESD204BRX IP cores. It operates in Loopback mode by sending the CoreJESD204BTX data to the CoreJESD204BRX IP core through the transceiver lanes, which are looped back on the board. This loopback setup facilitates a standalone JESD interface demo that does not require Analog-to-Digital Converter (ADC) or Digital-to-Analog Converters (DAC).
Microchip Polar Fire devices have embedded, high-speed transceiver blocks that can handle data rates ranging from 250 Mbps to 12.5 Gbps. The transceiver (PF_XCVR) module integrates several functional blocks to support multiple high-speed serial protocols within the FPGA. JESD204B is a high-speed serial interface standard for data converters developed by the JEDEC committee. The JESD204B standard reduces the number of data inputs and outputs between the high-speed data converters and receivers.
Microchip menyediakan teras IP CoreJESD204BTX dan CoreJESD204BRX yang melaksanakan antara muka pemancar dan penerima piawaian JESD204B. Teras IP ini mudah disepadukan dengan penukar data berasaskan JESD204B untuk membangunkan aplikasi lebar jalur tinggi seperti transceiver infrastruktur wayarles, radio yang ditakrifkan perisian, sistem pengimejan perubatan dan radar serta komunikasi selamat. Teras IP ini menyokong lebar pautan dari x1 hingga x4, dan kadar pautan dari 250 Mbps hingga 12.5 Gbps setiap lorong menggunakan subkelas 0, 1 dan 2.
For more information about the JESD204B interface design implementation, and all the necessary blocks and IP cores instantiated in Libero® SoC, see Demo Design.

The JESD204B standalone interface design can be programmed using any of the following options:

• Using the .job file: Untuk memprogram peranti menggunakan .job file disediakan bersama reka bentuk files, see Programming the Device Using Flash Pro Express.
• Using Libero SoC: To program the device using Libero SoC, see Running the Demo Design. Use this option when the demo design is modified

Keperluan Reka Bentuk

(Tanya Soalan)

Jadual berikut menyenaraikan sumber yang diperlukan untuk menjalankan demo.
Jadual 1-1. Keperluan Reka Bentuk

Keperluan	Versi
Sistem Operasi	Windows®  10 and 11
Perkakasan
Polar Fire® Splash Kit with MPF300T-1FCG484E device	Rev 2 atau lebih baru
Perisian	Untuk semua versi perisian yang diperlukan untuk mencipta reka bentuk rujukan ini, lihat readme.txt file disediakan dalam reka bentuk files.
Flash Pro Express
GUI executable (provided with the design files)
Libero® SoC

Prasyarat

(Tanya soalan)

Sebelum anda mula, lakukan langkah berikut:

• Download and install Libero® SoC (as indicated in the website for this design) on the host PC from Libero SoC Documentation.
• Muat turun reka bentuk demo files daripada www.microchip.com/en-us/application-notes/an5978.
• Install the GUI application by running the setup.exe file terdapat dalam reka bentuk filefolder s: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Pada akhir pemasangan, anda mungkin digesa untuk memuat turun dan memasang FPGA_GUI_Pack, jika ia belum tersedia pada sistem anda.
• Alternatively, you can manually download and install the Microchip FPGA_GUI_Pack.

Penting: A Libero® Gold license is required to evaluate your designs using the Polar Fire® Splash Kit.

Reka Bentuk Demo

(Tanya soalan)

The Polar Fire® JESD204B demo design is developed to interface JESD204B-compliant data converters with Polar Fire devices. The design functions as follows:

1. The DATA_HANDLE_0 block interfaces with the GUI. The GUI enables the selection of either PRBS or waveform input.
2. The DATA_HANDLE_0 block forwards the input selection to the DATA_GENERATOR_0 block, which generates and sends the corresponding input data to the CoreJESD204BTX IP core.
3. The CoreJESD204BTX IP core performs JESD204B transmitter functions based on the configuration and transmits the data to the PF_XCVR (transceiver) IP core.
4. The encoded data is received by the CoreJESD204BRX IP core because the TX and RX lanes of the PF_XCVR block are looped back.
5. The CoreJESD204BRX IP core performs JESD204B receiver functions based on the configuration and transmits the data to the GUI for viewdalam input yang dipilih.

Penting: Bila a data error or link error is selected on the GUI, the error generator block generates that error and displays it on the GUI.
The following figure shows the hardware implementation of the JESD204B interface demo.

Figure 3-1. Hardware Implementation Block Diagram

3.1. Design Implementation (Tanya soalan)
Rajah berikut menunjukkan pelaksanaan reka bentuk Libero® demo antara muka JESD204B.

Rajah 3-2. Reka Bentuk Antara Muka JESD204B

Jadual berikut menyenaraikan isyarat input dan output yang penting bagi reka bentuk.
Jadual 3-1. Isyarat Input dan Output

isyarat	Penerangan
Isyarat Input
LANE0_RXD_P and LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset obtained from push button switch on board
RX	Receiver of UART interface
REF_CLK_PAD_P_0 and REF_CLK_PAD_N_0	Differential reference clock obtained from the on-board 125 MHz oscillator
SEL_IN[3:0]	Signal mapped to DIPs 1, 2, 3 and 4 of SW8 dip slide switch used to debug the status and errors
Isyarat Keluaran
LANE0_TXD_P and LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal that indicates whether link is up or down
TX	Transmitter of UART interface

3.2. Konfigurasi IP (Tanya soalan)
Reka bentuk perkakasan untuk antara muka JESD204B termasuk blok berikut.
3.2.1. Data Handle (Tanya soalan)
Blok pemegang data (DATA_HANDLE_0) menerima pemilihan data input dan pautan atau maklumat penjanaan ralat data daripada GUI. Blok ini juga menghantar output data yang diterima daripada teras CoreJESD204BRX dan data atau ralat status pautan kepada GUI untuk viewing.
3.2.2. Data Generator (Tanya soalan)
Penjana data mempunyai penjana PRBS dan penjana bentuk gelombang. Penjana PRBS menjana corak PRBS7, PRBS15, PRBS23 dan PRBS31. Mod sisipan ralat yang dilaksanakan dalam penjana PRBS memasukkan ralat ke dalam jujukan PRBS. Penjana bentuk gelombang menghasilkan bentuk gelombang sinus, gigi gergaji, segi tiga dan segi empat sama. Penjana data menyuapkan corak ujian 64-bit ke teras JESD204BTX, yang kemudiannya menghantar data ke transceiver.
3.2.3. PF_TPSRAM (Tanya soalan)
Terdapat dua contoh blok PF_TPSRAM, blok PF_TPSRAM_C0 menyimpan status pautan JESD204B sebelum menghantarnya ke GUI. Blok PF_TPSRAM_C1 menyimpan data yang diterima daripada CoreJESD204BRX sebelum menghantar data ke GUI.
3.2.4. Error Generator (Tanya soalan)
Blok penjana ralat (ERR_GEN_0) menjana ralat pautan dengan menghantar data rawak antara CoreJESD204BTX dan PF_XCVR apabila penjanaan ralat pautan dipilih dalam GUI.
3.2.5. PRBS_checker (Tanya soalan)
Penyemak data menerima data 64-bit daripada teras IP CoreJESD204BRX dan menyemak sama ada data yang diterima adalah betul. Ia menjana kiraan ralat dan isyarat status, yang dihantar ke GUI untuk petunjuk status. Penyemak data secara eksklusif menyemak jujukan PRBS yang dijana oleh penjana data.
3.2.6. LED Debug (Tanya soalan)
Blok nyahpepijat LED (LED_DEBUG_BLK_0) menyahpepijat status pautan JESD204B dan ralat lain. Apabila pautan terpasang, LED 1, 2, 3, 4, 5 dan 6 bersinar, manakala LED 7 dan 8 tidak menyala (dengan DIP 1, 2, 3 dan 4 ditetapkan kepada rendah pada suis slaid celup SW8).
3.2.7. Init_monitor (Tanya soalan)
When the DEVICE_INIT_DONE signal from Init_monitor block goes high, the transceiver is completely configured. This signal is and ed with ARST_N signal to get proper reset signal for the design.
3.2.8. CORERESET_PF (Tanya soalan)
CoreReset_PF menyegerakkan tetapan semula ke domain jam yang ditentukan pengguna. Ini memastikan bahawa walaupun penegasan tidak segerak, penolakan adalah segerak dengan jam.
3.2.9. CoreJESD204BTX (Tanya soalan)
CoreJESD204BTX is the transmitter interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.

Rajah 3-3. Konfigurator CoreJESD204BTX

For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Tanya Soalan)
CoreJESD204BRX is the receiver interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.
Note: To view konfigurasi lengkap, buka configurator IP dari dalam reka bentuk.

Rajah 3-4. Konfigurator CoreJESD204BRX

For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
3.2.11. Transceiver Interface (Tanya soalan)
The Polar Fire ® high-speed transceiver (PF_XCVR) is a hard IP block designed to support high-speed data rates ranging from 250 Mbps to 12.5 Gbps. In this demo, the transceiver block (PF_XCVR) is configured in 8b10b mode with a Clock Data Recovery (CDR) reference clock of 125 MHz to support 5.0 Gbps data rate.
The Polar Fire transmit PLL (PF_TX_PLL) provides the reference clock feed to the transceiver. The dedicated reference clock (PF_XCVR_REF_CLK) drives the PF_TX_PLL to generate the desired output clock for the 5.0 Gbps data rate.
Rajah berikut menunjukkan konfigurasi antara muka transceiver.
Note: To view konfigurasi lengkap, buka configurator IP dari dalam reka bentuk.

Rajah 3-5. Konfigurator Antara Muka Pemancar

Struktur Jam

(Tanya soalan)

Dalam reka bentuk rujukan, terdapat tiga domain jam:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Pengayun kristal 125-MHz on-board memacu jam rujukan XCVR, yang menyediakan jam kepada DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 dan DATA_HANDLE.
Penting: Jika there is a change in the data rate or reference clock of the transceiver, you must reconfigure COREUART.
Rajah berikut menunjukkan struktur jam.
Rajah 4-1. Struktur Jam

Tetapkan Semula Struktur

(Tanya soalan)

The DEVICE_INIT_DONE and external reset signal ARST_N are mapped to pin N4 on the Splash Kit.
These signals initiate the system reset (FABRIC_RESET_N) through the res_syn_0 block.
Isyarat FABRIC_RESET_N daripada blok res_syn_0 menyediakan tetapan semula terus kepada modul berikut:

• TerasJESD204BRX
• TerasJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Selain itu, FABRIC_RESET_N disambungkan kepada blok penyegerak tetapan semula, yang mengedarkan isyarat tetapan semula disegerakkan kepada blok berfungsi berikut:

• pbs_checker
• DATA_HANDLE
• DATA_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  RX_RESET_N output from the CoreJESD204BRX module supplies reset signals to:
• LANE0_PCS_ARST_N input of the PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Rajah berikut menunjukkan struktur set semula.
Rajah 5-1. Tetapkan Semula Struktur

Simulating the Polar Fire® JESD204B Design

(Tanya soalan)
Untuk mensimulasikan reka bentuk, lakukan langkah berikut:

1. Start Libero®, and select Project > Tool Profiles….
2. In the Tool Profiles, pilih Sintesis dan Simulasi pada anak tetingkap Alat dan pilih laluan direktori pemasangan aktif terkini untuk kedua-dua alat ini.

Untuk Simulasi, semak imbas reka bentuk files, cipta Projek Libero menggunakan skrip TCL yang disediakan, dan klik Simulate seperti yang diserlahkan dalam Rajah 6-2. Untuk maklumat lanjut, lihat Lampiran B: Menjalankan Skrip TCL.
Meja ujian disediakan untuk mensimulasikan corak JESD204B PRBS dan pemilihan bentuk gelombang. Rajah berikut menunjukkan interaksi antara testbench dan reka bentuk.
Rajah 6-1. Testbench dan Interaksi Reka Bentuk Demo JESD204B

Meja ujian menjana pemilihan ujian untuk input PRBS (PRBS7, PRBS15, PRBS23 dan PRBS31) dan input bentuk gelombang (gelombang sinus, gelombang gigi gergaji, gelombang segitiga dan gelombang persegi). Ia juga memantau isyarat status output JESD204B (SYNC_N, ALIGNED dan CGS_ERR) untuk pengesahan fasa JESD204B dan isyarat status output penyemak PRBS O_BAD dan O_ERROR[4:0].
To simulate the design, in the Design Flow tab, double-click Simulate under Verify Pre Synthesized Design. The Simulate option is highlighted in the following figure.

Rajah 6-2. Mensimulasikan Reka Bentuk

Apabila simulasi dimulakan, alat simulasi menyusun semua sumber reka bentuk files, menjalankan simulasi dan mengkonfigurasi bentuk gelombang viewer untuk menunjukkan isyarat simulasi.
Note: In certain cases, a prompt may appear asking for the selection of an active stimulus before starting the simulation. To resolve this, navigate to the Stimulus Hierarchy, right-click PF_JESD204B_SA_TOP_TB_8b (top.v) and select Set as Active Stimulus, as shown in the following figure.
Rajah 6-3. Tetapkan Sebagai Rangsangan Aktif

6.1. Simulation Flow (Ask a Question)
The following steps describe the JESD204B testbench simulation flow:

1. At the start, the NSYSRESET signal resets all of the components.
2. After the transceiver block is initialized, the TB_RX_READY signal is asserted high.
3. The JESD204BRX issues a synchronization request by driving the TB_SYNC_N pin low.
4. The JESD204BRX block checks the k28.5 characters transmitted by the JESD204BTX block.
5. The CGS and ILA phase starts after the TB_SYNC_N signal is asserted high.
6. The testbench checks whether the CGS_ERR signal asserts low or not, and completes the code group synchronization phase.
7. The JESD204BRX link asserts the TB_SYNC_N signal to high.
8. After the successful completion of the CGS phase, the JESD204BTX block starts the Initial Lane
   Alignment (ILA) sequence by transmitting four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
9. The JESD204BRX link starts receiving four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
10. The ILA phase test passes if all JESD204BRX DATA_OUT is properly received with frame alignment.
11. After successful completion of the ILA phase, the JESD204BTX block enters into the data phase.
12. In the data phase, the following data is fed to the JESD204BTX block: PRBS7, PRBS15, PRBS23 and PRBS31 using the PRBS generator.
13. Sine, Square, Saw and triangular waves are generated from the waveform generator.
14. The PRBS checker checks the received PRBS pattern against the expected PRBS pattern.
15. The waveform output can be viewed in the simulation window on corresponding wave selection as shown in Figure 6-5.
16. If the data checker does not detect any error, the testbench issues a TESTBENCH PASSED message stating that the simulation was successful. If an error is detected, the testbench issues a TESTBENCH FAILED message to indicate that the testbench has failed.
    While the simulation is running, you can see the status of the test cases in the Transcript window of Model Sim, as shown in the following figure.

Rajah 6-4. Tetingkap Transkrip

Selepas simulasi, tetingkap Waveform memaparkan bentuk gelombang simulasi seperti yang ditunjukkan dalam rajah berikut.
Note: You may notice some warnings in the log. These appear because UART is not used in the simulation. The simulation is focused only on JESD, while UART and RAM are included for GUI purposes.
Rajah 6-5. Tetingkap Bentuk Gelombang Simulasi

Menyediakan Demo

(Tanya soalan)

After generating the bitstream, the Polar Fire® device must be programmed. To program the Polar Fire device, perform the following steps:

1. Ensure that the jumper settings on the board are same as listed in the following table.
   Jadual 7-1. Tetapan Jumper

   Pelompat	Penerangan	Lalai
   J11	Tutup pin 1 dan 2 untuk pengaturcaraan melalui cip FTDI. Buka pin 1 dan 2 untuk pengaturcaraan melalui peranti FlashPro4 atau FlashPro5 luaran.	Buka
   J3	Jumper untuk memilih vol terastage. Tutup pin 1 dan 2 untuk 1.05 V. Buka pin 1 dan 2 untuk 1.0 V.	tertutup
   J10	Tutup pin 1 dan 2 untuk pengaturcaraan melalui denyar SPI luaran. Jika J10 dibuka, ia membenarkan pengaturcaraan hamba SPI menggunakan cip FTDI.	Buka

2. Sambungkan kabel bekalan kuasa ke penyambung J2 pada papan.
3. Connect the USB cable from the host PC to the J1 (FTDI port) on the board.
4. Power On the board using the SW1 slide switch.
   When the board is powered up, power supply LEDs 1 to 4 glow. For more information about LEDs on the Polar Fire Splash Board, see UG0786: Polar Fire FPGA Splash Kit User Guide.
5. In Libero Design Flow tab, double-click Run PROGRAM Action.

Kepada view log yang sepadan file, navigasi ke tab Laporan, klik kanan Jalankan Tindakan Program dan pilih View Laporan.
Apabila peranti berjaya diprogramkan, tanda semak hijau muncul seperti yang ditunjukkan dalam rajah berikut. Untuk mendapatkan maklumat tentang cara menjalankan demo kendiri JESD204B, lihat Menjalankan Demo.

Rajah 7-1. Pengaturcaraan Peranti Selesai

Programming the Device Using Flash Pro Express

(Tanya soalan)
This section describes how to program the Polar Fire® device with the programming job file using Flash Pro Express. The .job file boleh didapati pada reka bentuk berikut filelokasi folder s: mpf_an5978_df/Programming_Files/top. job.

Untuk memprogram peranti, lakukan langkah berikut:

1. Pada PC hos, lancarkan perisian Flash Pro Express.
2. To create a new project, click New or New Job Project from Flash Pro Express Job from Project menu.
3. Masukkan yang berikut dalam Projek Kerja Baharu daripada kotak dialog Kerja Flash Pro Express:
   – Kerja pengaturcaraan file: Klik Semak imbas dan navigasi ke lokasi tempat kerja file terletak dan pilih file. Lokasi lalai ialah: mpf_an5978_df/Programming_Files/top. job.
   – Flash Pro Express job project location: Click Browse and navigate to the Flash Pro Express project location.
   Figure 8-1. New Job Project from Flash Pro Express Job
4. Klik OK. Pengaturcaraan yang diperlukan file dipilih dan sedia untuk diprogramkan dalam peranti.
5. The Flash Pro Express window appears, as shown in the following figure. Confirm that a programmer number appears in the Programmer field. If not, confirm the board connections and click Refresh/Rescan Programmers.
   Rajah 8-2. Memprogramkan Peranti
6. Klik RUN. Apabila peranti berjaya diprogramkan, status RUN LULUS dipaparkan seperti ditunjukkan dalam rajah berikut.
   Rajah 8-3. FlashPro Express—RUN LULUS
7. Tutup Flash Pro Express atau klik Keluar dalam tab Projek.

Menjalankan Demo

(Tanya soalan)

This section describes how to use the JESD204B GUI to run the JESD204B demo on the Polar Fire® Splash Board.
9.1. Installing the GUI (Tanya soalan)
To run the demo, install the JESD204B GUI. The GUI allows selection of different PRBS test patterns as input, and displays the JESD204B status signals and the PRBS status received from the board.
The Waveform tab of the GUI displays the output waveforms received from the board for each waveform selected as input.

Untuk memasang GUI, lakukan langkah berikut:

1. Install the JESD204B_GUI application (setup.exe) from the following design files folder: mpf_an5978_df/GUI.
2. To start the GUI application, double-click the JESD204B_GUI application from the installation directory.

9.2. Running the Demo Design (Tanya soalan)
Untuk menjalankan demo JESD204B, lakukan langkah berikut:

1. Connect the jumpers and set up the Polar Fire® Splash Board as described in steps 1 to 4 of Setting Up the Demo.
2. In Device Manager on the host PC, note the COM port associated with the USB serial converter
   C. To determine the COM port, check the Location field in the properties of each COM port.
3. On the Start menu of the host PC, click JESD204B_GUI.
4. From the list of COM ports, select the COM port identified in the step 2, and click Connect, as shown in the following figure.
   Rajah 9-1. Pemilihan Port COM Important: Port numbers may vary. In this exampOleh itu, port COM 32 ialah port yang betul untuk dipilih.
   Selepas sambungan berjaya, penunjuk Sambungan Hos bertukar hijau, seperti yang ditunjukkan dalam rajah berikut.
   Rajah 9-2. Sambungan Hos BerjayaJadual berikut menyenaraikan isyarat status yang dipaparkan dalam GUI JESD204B.
   Jadual 9-1. Isyarat Status dalam GUI JESD204B

   isyarat	Penerangan
   Sambungan Hos	Shows the UART communication status.
   Status Pautan	Menunjukkan status pautan komunikasi antara TX dan RX.
   SYNC_N	Menunjukkan status JESD204B.
   SEjajar	Menunjukkan bahawa semua lorong transceiver dijajarkan.
   RX SAH	Menunjukkan bahawa data RX adalah sah. Dalam mod 8b10b, menunjukkan bahawa penjajaran koma telah berlaku dan CDR dikunci.
   Status PRBS	Menunjukkan ralat PRBS.
   Kiraan Ralat	Menyediakan bilangan ralat yang berlaku semasa semakan PRBS
   CGS_ERR	Menunjukkan ralat penyegerakan kumpulan kod.
   NIT_ERR	Menunjukkan ralat "bukan dalam jadual".
   DISP ERR	Menunjukkan ralat perbezaan.
   LINK_CD_ERR	Indicates a link configuration data mismatch.
   UCC_ERR	Menunjukkan ralat "watak kawalan yang tidak dijangka".

5. From the Input Selection list, select the pattern to be transmitted, and click START, as shown in the following figure.
   Rajah 9-3. Pemilihan CorakCorak yang dipilih dihantar melalui pautan penghantaran bersiri dan diterima oleh CoreJESD204BRX, yang menyemak ralat. Pada bila-bila masa, status JESD204B boleh dipantau menggunakan isyarat status pada GUI, seperti ditunjukkan dalam rajah berikut.
   Rajah 9-4. Status Pautan dan Status JESD204B
6. To generate an error in the PRBS data, click Generate Data Error.
   The PRBS Status indicator turns red, and the Error Count field displays the number of errors, as shown in the following figure.
   Rajah 9-5. Ralat Data
7. Click Clear Error to clear the errors in the PRBS data and reset the PRBS status.
   The PRBS Status indicator turns green, and the Error Count changes to 0, as shown in the following figure.
   Rajah 9-6. Ralat Data Dihapuskan
8. To generate a link error between CoreJESD204BTX and the transceiver lane, click Generate Link Error.
   Penunjuk Status Pautan, SYNC_N, ALIGNED, RX VALID, DISP_ERR dan CGS_ERROR bertukar merah, seperti ditunjukkan dalam rajah berikut.
   Rajah 9-7. Ralat Pautan
9. To clear the link error, click Clear Error.
   The status indicators turn green, as shown in the following figure.
   Rajah 9-8. Kosongkan Ralat Pautan
10. To change the pattern, select Triangle from the Input Selection list.
    The selected pattern is sent over the serial transmit link and received by CoreJESD204BRX. At any time, the JESD204B status can be monitored using the status signals on the GUI.
11. Kepada view bentuk gelombang yang diterima daripada CoreJESD204BRX, klik tab Bentuk Gelombang, seperti yang ditunjukkan dalam rajah berikut.
    Rajah 9-9. Bentuk Gelombang Segitiga
12. To end the demo, click Stop and close the GUI.

Appendix A: References

(Tanya soalan)

Bahagian ini menyenaraikan dokumen yang memberikan lebih banyak maklumat tentang piawaian JESD204B dan teras IP yang digunakan dalam reka bentuk demo.

• For information about the JESD204B interface standard, visit the JEDEC webtapak.
• For information about Polar Fire transceiver blocks, PF_TX_PLL and PF_XCVR_REF_CLK, see Polar Fire Family Transceiver User Guide.
• For more information about PF_TPSRAM (PF Micro SRAM), see Polar Fire Family Fabric User Guide.
• For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
• For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
• For more information about Libero, Model Sim and Simplify, see the Microchip Libero SoC webmuka surat.

Appendix B: Running the TCL Script

(Tanya soalan)

Skrip TCL disediakan dalam reka bentuk files folder di bawah direktori HW. Jika perlu, aliran reka bentuk boleh diterbitkan semula daripada Pelaksanaan Reka Bentuk sehingga penjanaan kerja file. Untuk menjalankan TCL, lakukan langkah berikut:

1. Lancarkan perisian Libero®.
2. Pilih Projek > Laksanakan Skrip….
3. Klik Semak imbas dan pilih script.tcl daripada direktori HW yang dimuat turun.
4. Klik Jalankan.

Selepas skrip TCL berjaya dilaksanakan, projek Libero dibuat dalam direktori HW. Untuk mendapatkan maklumat lanjut tentang skrip TCL, lihat mpf_an5978_df/HW/TCL_Script_readme.txt.
Untuk butiran lanjut tentang arahan TCL, lihat Panduan Rujukan Perintah TCL. Untuk sebarang pertanyaan yang dihadapi semasa menjalankan skrip TCL, hubungi Sokongan Teknikal.

Sejarah Semakan

(Tanya soalan)

Sejarah semakan menerangkan perubahan yang telah dilaksanakan dalam dokumen. Perubahan disenaraikan mengikut semakan, bermula dengan penerbitan semasa.

Semakan	tarikh	Penerangan
A	08/2025	The following is the list of changes made in the revision A of the document: • The document was migrated to the Microchip template. • The document number was updated from 50200796 to DS00005978. • The document ID was updated from DG0796 to AN5978.
3.0	—	This document is updated with respect to Libero® SoC Polar Fire v2.2 release.
2.0	—	This document is updated with respect to Libero SoC Polar Fire v2.1 release.
1.0	—	Penerbitan pertama dokumen ini.

Sokongan FPGA mikrocip

Kumpulan produk Microchip FPGA menyokong produknya dengan pelbagai perkhidmatan sokongan, termasuk Khidmat Pelanggan, Pusat Sokongan Teknikal Pelanggan, a webtapak, dan pejabat jualan di seluruh dunia.
Pelanggan dicadangkan untuk melawat sumber dalam talian Microchip sebelum menghubungi sokongan kerana kemungkinan besar pertanyaan mereka telah dijawab.
Hubungi Pusat Sokongan Teknikal melalui webtapak di www.microchip.com/support. Sebutkan nombor Bahagian Peranti FPGA, pilih kategori kes yang sesuai dan muat naik reka bentuk files semasa mencipta kes sokongan teknikal.
Hubungi Khidmat Pelanggan untuk mendapatkan sokongan produk bukan teknikal, seperti harga produk, peningkatan produk, maklumat kemas kini, status pesanan dan kebenaran.

• Dari Amerika Utara, hubungi 800.262.1060
• Dari seluruh dunia, hubungi 650.318.4460
• Faks, dari mana-mana sahaja di dunia, 650.318.8044

Maklumat Mikrocip

Tanda dagangan
Nama dan logo “Microchip”, logo “M” dan nama, logo dan jenama lain adalah tanda dagangan berdaftar dan tidak berdaftar bagi Microchip Technology Incorporated atau sekutunya dan/atau anak syarikatnya di Amerika Syarikat dan/atau negara lain (“Microchip Tanda dagangan”). Maklumat mengenai Cap Dagangan Microchip boleh didapati di https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Notis Undang-undang
Penerbitan ini dan maklumat di sini hanya boleh digunakan dengan produk Microchip, termasuk untuk mereka bentuk, menguji dan menyepadukan produk Microchip dengan aplikasi anda. Penggunaan maklumat ini dalam apa-apa cara lain melanggar syarat ini. Maklumat mengenai aplikasi peranti disediakan hanya untuk kemudahan anda dan mungkin digantikan dengan kemas kini. Adalah menjadi tanggungjawab anda untuk memastikan permohonan anda memenuhi spesifikasi anda. Hubungi pejabat jualan Microchip tempatan anda untuk mendapatkan sokongan tambahan atau, dapatkan sokongan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.

MAKLUMAT INI DISEDIAKAN OLEH MICROCHIP "SEBAGAIMANA ADANYA". MICROCHIP TIDAK MEMBUAT SEBARANG JENIS PERWAKILAN ATAU WARANTI SAMA ADA TERNYATA MAUPUN TERSIRAT, BERTULIS ATAU LISAN, BERKANUN ATAU SEBALIKNYA, BERKAITAN DENGAN MAKLUMAT TERMASUK TETAPI TIDAK TERHAD KEPADA MANA-MANA ​​WARANTI TERSIRAT, BUKAN PENYERTAAN DAN PEMESANAN TUJUAN ATAU WARANTI BERKAITAN DENGAN KEADAAN, KUALITI ATAU PRESTASINYA.
MICROCHIP TIDAK AKAN AKAN BERTANGGUNGJAWAB KE ATAS SEBARANG KERUGIAN, KEROSAKAN, KOS ATAU AKIBAT YANG TIDAK LANGSUNG, KHAS, PUNITIF, SAMPINGAN ATAU AKIBAT APA-APA JENIS APA SAJA YANG BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA, WALAUPUN BERPUNCA, WALAUPUN TERJADI. KEMUNGKINAN ATAU KEROSAKAN ADALAH BOLEH DIRAMALKAN. SEJAUH YANG DIBENARKAN OLEH UNDANG-UNDANG, JUMLAH LIABILITI MICROCHIP ATAS SEMUA TUNTUTAN DALAM APA-APA CARA BERKAITAN DENGAN MAKLUMAT ATAU PENGGUNAANNYA TIDAK AKAN MELEBIHI JUMLAH YURAN, JIKA ADA, YANG ANDA TELAH BAYAR TERUS KEPADA MICROCHIP UNTUK MAKLUMAT.
Penggunaan peranti Microchip dalam sokongan hayat dan/atau aplikasi keselamatan adalah sepenuhnya atas risiko pembeli, dan pembeli bersetuju untuk mempertahankan, menanggung rugi dan menahan Microchip yang tidak berbahaya daripada sebarang dan semua kerosakan, tuntutan, saman atau perbelanjaan akibat daripada penggunaan tersebut. Tiada lesen disampaikan, secara tersirat atau sebaliknya, di bawah mana-mana hak harta intelek Microchip melainkan dinyatakan sebaliknya.

Ciri Perlindungan Kod Peranti Mikrocip
Perhatikan butiran berikut tentang ciri perlindungan kod pada produk Microchip:

• Produk Microchip memenuhi spesifikasi yang terkandung dalam Helaian Data Microchip tertentu mereka.
• Microchip percaya bahawa keluarga produknya selamat apabila digunakan mengikut cara yang dimaksudkan, dalam spesifikasi operasi dan dalam keadaan biasa.
• Nilai mikrocip dan melindungi hak harta inteleknya secara agresif. Percubaan untuk melanggar ciri perlindungan kod produk Microchip adalah dilarang sama sekali dan mungkin melanggar Akta Hak Cipta Milenium Digital.
• Microchip mahupun pengeluar semikonduktor lain tidak boleh menjamin keselamatan kodnya. Perlindungan kod tidak bermakna kami menjamin produk itu "tidak boleh pecah".
  Perlindungan kod sentiasa berkembang. Microchip komited untuk terus menambah baik ciri perlindungan kod produk kami.

 Nota Permohonan
© 2025 Microchip Technology Inc. dan anak syarikatnya
DS00005978A –

Dokumen / Sumber

MICROCHIP AN5978 Polar Fire FPGA Splash Kit [pdf] Panduan Pengguna Kit Percikan FPGA Api Kutub AN5978, AN5978, Kit Percikan FPGA Api Kutub, Kit Percikan FPGA Api, Kit Percikan FPGA, Kit Percikan

Rujukan

• Manual Pengguna