Garis Panduan Penghijrahan Peranti intel AN 921 untuk Pakej Stratix 10 HF35

pengenalan

Nota aplikasi ini akan menumpukan pada pemindahan peranti antara pakej HF35 Intel® Stratix® 10 GX 400 dan Intel Stratix 10 SX 400 kepada Intel Stratix 10 GX 650 dan Intel Stratix 10 SX 650. Anda boleh mendapatkan lebih banyak sumber elemen logik untuk reka bentuk yang lebih besar atau mengurangkan sumber unsur logik untuk penjimatan kos melalui penghijrahan peranti. Bahagian berikut memberikan butiran tentang pemindahan perantiview, pertimbangan penghijrahan dan langkah pra-reka bentuk untuk penghijrahan peranti yang berjaya.

Maklumat Berkaitan

• Lembaran Data Peranti Intel Stratix 10
• Panduan Pengguna I/O Tujuan Am Intel Stratix 10
• Pin-Out Peranti Intel Stratix 10 Files
• Garis Panduan Sambungan Pin Keluarga Peranti Intel Stratix 10

Penghijrahan Peranti Selesaiview

Anda boleh melakukan pemindahan peranti antara pakej HF35 Intel Stratix 10 GX 400 dan Intel Stratix 10 SX 400 ke Intel Stratix 10 GX 650 dan Intel Stratix 10 SX 650. Anda mesti mempertimbangkan garis panduan pemindahan peranti berikut semasa reka bentuk papan awaltage untuk memastikan keserasian penghijrahan.

• Reka bentuk rel kuasa
  • Pin VCCIO untuk peranti
  • VREFB3[A,B,C,D]N0
• Fungsi pin I/O
  • Lokasi pin dan fungsi pin
  • Ciri I/O seperti piawaian I/O dan ciri yang disokongnya
• Reka bentuk Intel Quartus® Prime
  • Reka bentuk Intel Quartus Prime boleh dipindahkan setiap ketersediaan fungsi pin I/O.

Reka bentuk papan mesti termasuk ciri yang dirancang untuk pemindahan peranti sasaran untuk mengelakkan reka bentuk semula papan. Jadual berikut memberikan overview daripada bank I/O boleh migrasi dan tidak boleh migrasi. Bank I/O 2K, 2L, 2M, 2N dan 3B adalah serasi sepenuhnya dan anda boleh memindahkan reka bentuk secara bebas ke peranti sasaran. Walau bagaimanapun, bank 3A dan 3D sebahagiannya serasi kerana hanya standard I/O terpilih dan kiraan pin I/O yang disokong.

Jadual 1. Bank I/O Boleh Berhijrah dan Tidak Boleh Berhijrah

Bank I/O	Keadaan Migrasi
2K	Serasi sepenuhnya untuk semua standard I/O hujung tunggal dan pembezaan.
2L
2M
2N
3A	Separa serasi untuk satu hujung bukan voltagisyarat rujukan dan I/O pembezaan SERDES bukan LVDS (standard I/O LVDS berfungsi hanya untuk pin jam rujukan khusus).
3B	Serasi sepenuhnya untuk semua standard I/O hujung tunggal dan pembezaan.
3C	Tidak serasi.
3D	Separa serasi untuk satu hujung bukan voltagisyarat rujukan dan I/O pembezaan SERDES bukan LVDS (standard I/O LVDS berfungsi hanya untuk pin jam rujukan khusus). Hanya 30 pin I/O tersedia dalam pakej HF35 bagi peranti Intel Stratix 10 GX 400 dan Intel Stratix 10 SX 400.

Jadual di bawah menunjukkan perbandingan standard I/O yang disokong antara pakej HF35 bagi peranti Intel Stratix 10 GX 400/Intel Stratix 10 SX 400 dan Intel Stratix 10 GX 650/Intel Stratix 10 SX650. Ciri yang disokong untuk setiap standard I/O tersedia dalam Panduan Pengguna I/O Tujuan Umum Intel Stratix 10.

Jadual 2. Perbandingan Standard I/O antara pakej HF35 bagi Peranti Intel Stratix 10 GX 400/Intel Stratix 10 SX 400 dan Intel Stratix 10 GX 650/Intel Stratix 10 SX 650

Bank	Intel Stratix 10 GX 400/SX 400 (Pakej HF35)	Intel Stratix 10 GX 650/SX 650 (Pakej HF35)
3A	Menyokong piawaian I/O hujung tunggal dan pembezaan 1.2V, 1.5V dan 1.8V, kecuali untuk aplikasi EMIF dan fungsi LVDS SERDES. Piawaian LVDS I/O hanya disokong dalam pin jam rujukan khusus untuk fungsi jam rujukan.	Menyokong 1.2V, 1.5V, dan 1.8V satu hujung dan standard I/O pembezaan seperti yang dinyatakan dalam Panduan Pengguna I/O Tujuan Am Intel Stratix 10.
3B	Menyokong 1.2V, 1.5V, dan 1.8V satu hujung dan standard I/O pembezaan seperti yang dinyatakan dalam Panduan Pengguna I/O Tujuan Am Intel Stratix 10.	Menyokong 1.2V, 1.5V, dan 1.8V satu hujung dan standard I/O pembezaan seperti yang dinyatakan dalam Panduan Pengguna I/O Tujuan Am Intel Stratix 10.
3C	Menyokong standard I/O hujung tunggal 3.0V dan 3.3V sahaja.	Menyokong 1.2V, 1.5V, dan 1.8V satu hujung dan standard I/O pembezaan seperti yang dinyatakan dalam Panduan Pengguna I/O Tujuan Am Intel Stratix 10.
3D	Menyokong 1.8V satu hujung I/O dan piawaian I/O pembezaan, kecuali untuk fungsi EMIF dan LVDS. Piawaian LVDS I/O hanya disokong dalam pin jam rujukan khusus untuk fungsi jam rujukan.	Menyokong 1.2V, 1.5V, dan 1.8V satu hujung dan standard I/O pembezaan seperti yang dinyatakan dalam Panduan Pengguna I/O Tujuan Am Intel Stratix 10.

Terdapat sejumlah 30 pin dalam 3D bank bagi pakej HF35 dalam Intel Stratix 10 GX 400/SX400 yang disalurkan kepada pakej. Jadual berikut menunjukkan perbandingan lokasi pin untuk pakej HF35 bagi peranti Intel Stratix 10 GX 400/SX 400 dan Intel Stratix 10 GX 650/SX 650. Anda mesti memahami sepenuhnya keserasian pin I/O untuk pemindahan sebelum memutuskan pin yang hendak digunakan dalam reka bentuk anda.
Jadual 3. Perbandingan Lokasi Pin untuk pakej HF35 bagi Peranti Intel Stratix 10 GX 400/SX 400 dan Intel Stratix 10 GX 650/SX 650

Intel Stratix 10 GX 400/SX 400 (Pakej HF35)		Intel Stratix 10 GX 650/SX 650 (Pakej HF35)
Nama/Fungsi Pin	Lokasi Pin	Nama/Fungsi Pin	Lokasi Pin
IO	M5	IO	M5
IO	M6	IO	M6
IO	L8	IO	L8
IO	K7	IO	K7
IO	M3	IO	M3
IO	N3	IO	N3
IO	L7	IO	L7
IO	M7	IO	M7
IO	N1	IO	N1
IO	M1	IO	M1
IO	H5	IO	H5
IO	G5	IO	G5
bersambung…

Intel Stratix 10 GX 400/SX 400 (Pakej HF35)		Intel Stratix 10 GX 650/SX 650 (Pakej HF35)
IO	N5	IO	N5
IO	N4	IO	N4
IO	J6	IO	J6
IO	K5	IO	K5
IO	P1	IO	P1
IO	P2	IO	P2
IO	K6	IO	K6
IO	L5	IO	L5
IO	P3	IO	P3
IO	P4	IO	P4
IO	H4	IO	H4
IO	H3	IO	H3
IO	R1	IO	R1
IO	R2	IO	R2
IO	K4	IO	K4
IO	J4	IO	J4
IO	R4	IO	R4
IO	R5	IO	R5
VREFB3DN0	M8	VREFB3DN0	M8
NC	J1	IO	J1
NC	H1	IO	H1
NC	T2	IO	T2
NC	T3	IO	T3
NC	L3	IO	L3
NC	L4	IO	L4
NC	T4	IO	T4
NC	T5	IO	T5
NC	J3	IO	J3
NC	J2	IO	J2
NC	U1	IO	U1
NC	U2	IO	U2
NC	L2	IO	L2
NC	M2	IO	M2
NC	V1	IO	V1
bersambung…

Intel Stratix 10 GX 400/SX 400 (Pakej HF35)		Intel Stratix 10 GX 650/SX 650 (Pakej HF35)
NC	W1	IO	W1
NC	K2	IO	K2
NC	K1	IO	K1

Maklumat Berkaitan
Panduan Pengguna I/O Tujuan Am Intel Stratix 10

Garis Panduan Reka Bentuk Perkakasan

Bahagian ini menyediakan garis panduan reka bentuk perkakasan dengan mengambil kira keserasian penghijrahan peranti yang diliputi dalam bahagian sebelumnya. Seperti yang dinyatakan sebelum ini, bank I/O untuk 2K, 2L, 2M, 2N dan 3B serasi sepenuhnya untuk penghijrahan peranti. Begitu juga, pin kuasa seperti VCC, VCCPT dan VCCA_PLL serasi sepenuhnya dan boleh dipindahkan antara peranti ini. Untuk maklumat lanjut, rujuk garis panduan yang disenaraikan dalam Garis Panduan Sambungan Pin Keluarga Peranti Intel Stratix 10.
Maklumat Berkaitan
Garis Panduan Sambungan Pin Keluarga Peranti Intel Stratix 10

Garis Panduan Migrasi Pin Kuasa
Jadual berikut menerangkan garis panduan reka bentuk pin kuasa untuk pemindahan reka bentuk. Pin kuasa yang difokuskan ialah bank VCCIO I/O 3A, 3B, 3C dan 3D yang memerlukan pertimbangan prareka bentuk.
Jadual 4. Garis Panduan Reka Bentuk Papan Pin Kuasa

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
Pin Kuasa (VCCIO)	3A	Bank 3A boleh menyokong VCCIO voltagtahap e daripada peranti migrasi. Oleh itu, sambungan rel kuasa boleh kekal. Anda boleh mematikan bank I/O yang tidak digunakan dengan menyambungkan pin VICCIO mereka kepada GND.
	3B	Bank 3B boleh menyokong VCCIO voltagtahap e daripada peranti migrasi. Oleh itu, sambungan rel kuasa boleh kekal. Anda boleh mematikan bank I/O yang tidak digunakan dengan menyambungkan pin VICCIO mereka kepada GND.
	3C	VCCIO voltage tahap pakej HF35 Intel Stratix 10 GX 400 dan SX 400 ialah 3.0V atau 3.3V. Ia tidak boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650, kerana ia hanya menyokong 1.2V, 1.5V dan 1.8V. Syarat yang sama dikenakan apabila berhijrah daripada pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 ke pakej HF35 peranti Intel Stratix 10 GX400 atau SX400. Reka bentuk papan anda mesti mempunyai pilihan untuk menyambungkan VCCIO ke GND apabila bank I/O tidak digunakan selepas pemindahan atau rel kuasa bertukar kepada vol VCCIO yang dikehendakitagtahap e selepas penghijrahan. Anda mesti pra-reka rel kuasa dengan menukar pilihan perintang 0Ω untuk voltage pemilihan seperti yang ditunjukkan dalam Rajah 1 di muka surat 9.
	3D	VCCIO3D untuk pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 hanya menyokong 1.8V. Jika peranti penghijrahan sasaran juga menggunakan vol yang samatage, ia boleh dipindahkan secara langsung. Jika tidak, anda mesti pra-reka rel kuasa dengan menukar pilihan perintang 0Ω untuk voltage pemilihan seperti yang ditunjukkan dalam Rajah 2 di muka surat 9.

Rajah 1. Pin VCCIO untuk Bank 3C

Rajah 2. Pin VCCIO untuk Bank 3D

Garis Panduan Migrasi Pin I/O
Jadual berikut menyenaraikan garis panduan reka bentuk untuk pin GPIO untuk bank 3A, 3B, 3C dan 3D.

Jadual 5. Garis Panduan Reka Bentuk Papan Pin I/O

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
Pin GPIO	3A	Pin GPIO untuk bank 3A dalam pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 menyokong standard I/O pembezaan satu hujung pada 1.2V, 1.5V dan 1.8V. Piawaian mini-LVDS, RSDS dan LVDS I/O hanya disokong dalam pin jam khusus, untuk tujuan jam rujukan sahaja. Pin dan fungsinya boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650. Jika bank 3A dalam pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 digunakan untuk EMIF atau LVDS SERDES dalam GPIO, maka ia tidak boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX400 atau SX400. Biarkan pin ini sebagai NC. Untuk maklumat lanjut, rujuk Rajah 3 di muka surat 10.
	3B	Pin GPIO untuk bank 3B menyokong ciri yang sama antara pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 dan pakej HF35 bagi peranti Intel Stratix 10 GX650 atau SX650. Reka bentuk ini serasi sepenuhnya dan boleh dipindahkan.
	3C	Bank 3C pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 hanya menyokong 3.0V atau 3.3V. Oleh itu, ia bukan pemindahan langsung ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 dan sebaliknya. Biarkan pin GPIO sebagai NC apabila ia tidak boleh dipindahkan selepas penghijrahan peranti. Pertimbangkan untuk meletakkan perintang 0Ω untuk kemudahan memutuskan sambungan atau mengalih keluar komponen antara muka. Untuk maklumat lanjut, rujuk kepada Rajah 3 di halaman 10.
bersambung…

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
		Walau bagaimanapun, jika anda perlu menyimpan pin I/O dalam reka bentuk anda selepas penghijrahan peranti, anda boleh mereka bentuknya mengikut Rajah 4 pada halaman 10. Letakkan pengalih aras yang boleh aras beralih ke vol yang samatagtahap e seperti yang diperlukan oleh pin GPIO. Dengan melaksanakan reka bentuk ini, anda akan dapat memindahkan jilid bukan rujukan satu hujung tersebuttage I/O ke peranti sasaran baharu.
	3D	3D bank pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 hanya menyokong 30 pin GPIO. Sila rujuk kepada Jadual 3 pada halaman 5 untuk mengenal pasti pin I/O yang boleh dipindahkan jika reka bentuk anda bermula dengan pakej HF35 peranti Intel Stratix 10 GX650 atau SX650. Untuk pin tidak boleh dipindahkan, biarkan pin sebagai NC apabila reka bentuk anda bermula dengan pakej HF35 peranti Intel Stratix 10 GX650 atau SX650. Untuk maklumat lanjut, rujuk Rajah 3 di muka surat 10. Pin GPIO untuk bank 3D dalam pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 menyokong standard I/O hujung tunggal dan pembezaan pada 1.2V, 1.5V dan 1.8V. Piawaian Mini-LVDS, RSDS dan LVDS I/O hanya disokong sebagai pin jam khusus untuk tujuan jam rujukan sahaja. Pin ini dan fungsinya boleh dipindahkan secara langsung atau tidak langsung ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650. Jika 3D bank dalam pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 digunakan untuk EMIF atau LVDS SERDES dalam GPIO, ia tidak boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX400 atau SX400. Biarkan pin ini sebagai NC. Jika anda perlu memindahkan I/O hujung tunggal bukan rujukan daripada pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 kepada pakej HF35 peranti Intel Stratix 10 GX400 atau SX400 sebagai pin yang serasi dengan vol yang berbezatage, anda boleh mereka bentuk papan seperti yang ditunjukkan dalam Rajah 5 di muka surat 10.

Rajah 3. Pin GPIO untuk Bank 3A

Rajah 4. Pin GPIO untuk Bank 3C

Rajah 5. Pin GPIO untuk Bank 3D

Garis Panduan Migrasi Pin VREF
Jadual ini menerangkan garis panduan migrasi reka bentuk untuk pin VREF.

Jadual 6. Garis Panduan Reka Bentuk Papan Pin VREF

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
Pin VREF	3A	Pin VREF serasi untuk pemindahan. Jika pin VREF tidak digunakan, sambungkannya sama ada ke VCCIO di bank tempat pin berada atau ke GND.
	3B	Pin VREF serasi untuk pemindahan. Jika pin VREF tidak digunakan, sambungkannya sama ada ke VCCIO di bank tempat pin berada atau ke GND.
	3C	Pin VREFB3CN0 pada pakej HF35 peranti Intel Stratix 10 GX400 atau SX400 mesti sentiasa disambungkan ke GND, ia tidak boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650. Jika pin VREF dalam reka bentuk papan asal menggunakan pakej HF35 bagi peranti Intel Stratix 10 GX650 atau SX650, maka anda perlu menyambungkan pin ke GND apabila berhijrah ke pakej HF35 peranti Intel Stratix 10 GX400 atau SX400. Anda boleh mereka bentuk reka bentuk surih papan anda dengan pilihan perintang boleh ubah seperti yang ditunjukkan dalam Rajah 6 di muka surat 11.
	3D	Pin VCCIO3D untuk pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 hanya menyokong 1.8V. VCCIO voltage aras seperti 1.2V dan 1.5V tidak disokong. Rel kuasa VREF mesti mengikut piawaian I/O yang digunakan. Jika pin VREF tidak digunakan, kemudian sambungkannya sama ada ke VCCIO di bank tempat pin berada atau ke GND.

Rajah 6. VREF Pin Bank 3C

Garis Panduan Migrasi Pin RZQ
Jadual ini menerangkan garis panduan migrasi reka bentuk untuk pin RZQ untuk bank 3[A, B, C, D].
Jadual 7. Garis Panduan Reka Bentuk Papan Pin RZQ

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
Pin RZQ	3A	Pin RZQ untuk bank 3C pada pakej HF35 peranti Intel Stratix 10 GX400 atau SX400 mesti sentiasa disambungkan kepada GND dan ia tidak boleh dipindahkan ke pakej HF35 peranti Intel Stratix 10 GX650 atau SX650 atau sebaliknya. Apabila menggunakan OCT untuk bank 3A, 3B dan 3C, sambungkan pin ini kepada GND melalui sama ada perintang 240-Ω atau 100-Ω, bergantung pada impedans OCT yang dikehendaki. Untuk maklumat lanjut mengenai skim OCT, rujuk kepada Panduan Pengguna I/O Tujuan Am Intel Stratix 10.
	3B
	3C
	3D
bersambung…

Pin	Bank I/O	Garis Panduan Reka Bentuk Papan
		Apabila anda tidak menggunakan pin ini sebagai input khusus untuk perintang ketepatan luaran atau sebagai pin I/O, biarkan pin ini tidak disambungkan seperti yang disyorkan dalam Garis Panduan Sambungan Pin Keluarga Peranti Intel Stratix 10.

Rajah 7. Pin RZQ untuk Bank 3[A, B, C, D]

Maklumat Berkaitan

• Panduan Pengguna I/O Tujuan Am Intel Stratix 10
• Garis Panduan Sambungan Pin Keluarga Peranti Intel Stratix 10

Migrasi Reka Bentuk Perisian Intel Quartus Prime

Bahagian ini menerangkan pemindahan reka bentuk Intel Quartus Prime antara pakej HF35 bagi peranti Intel Stratix 10 GX400 atau SX400 dan pakej HF35 bagi peranti Intel Stratix 10 GX650 atau SX650. Ini boleh dicapai melalui kaedah berikut:

• Kaedah 1- Tukar OPN peranti

Dalam kaedah ini, anda mempunyai fleksibiliti untuk menukar lokasi dan pin tugasan. Daripada tetingkap pop timbul seperti yang ditunjukkan dalam Rajah 8 di halaman 13, pilih butang YA dan perisian Intel Quartus Prime akan secara automatik menetapkan penetapan lokasi dan memastikan pemindahan berjaya. Jika anda berhasrat untuk mengekalkan tugasan sedia ada, pilih butang TIDAK dalam tetingkap pop timbul dan anda boleh melakukan tugasan secara manual kemudian.

Rajah 8. Mengalih keluar Tugasan Lokasi

• Kaedah 2 – Gunakan UI Migrasi

Jika reka bentuk tidak fleksibel untuk perubahan yang ditetapkan, menggunakan UI Migrasi membantu dalam menyemak keserasian peranti yang disenaraikan. Anda boleh menetapkan peranti terbaik yang disenaraikan daripada Senarai Peranti Migrasi Serasi dalam kotak dialog Peranti Migrasi kepada senarai Peranti Migrasi Terpilih dan menyusun reka bentuk sehingga anda boleh menentukan peranti yang paling berkesan. Anda juga boleh mengakses tetingkap Pin Migration daripada Pin Planner. Jika anda menggunakan GUI ini, anda boleh menyemak jadual perbandingan dengan hasil penghijrahan antara peranti yang dipilih untuk penghijrahan yang sebagai balasannya akan memberikan kemudahan dalam penetapan lokasi. Dalam nota aplikasi, kami akan memfokuskan pada penggunaan UI Migrasi dan cara menangani isu ketidakserasian antara kedua-dua peranti.

Migrasi melalui GUI Migrasi untuk Peranti 1SG040HH2F3512VG-1SG065HH3F3512VG

Reka bentuk yang digunakan dalam nota aplikasi ini adalah reka bentuk asas untuk menangani isu tugasan. Rajah 9 pada halaman 14 ialah gambar reka bentuk dengan penetapan pin.

Rajah 9. Cthample Design dengan Pin Assignments

1. Untuk memulakan penghijrahan peranti (1SG040HH2F3512VG-1SG065HH3F3512VG), klik kanan pada tab peranti dalam tetingkap Project Navigator. Ini akan menavigasi anda ke tetingkap pop timbul seperti yang ditunjukkan dalam Rajah 10 di halaman 14.
   Rajah 10. Halaman Peranti
2. Daripada menukar peranti secara langsung (yang akan membenarkan perisian Intel Quartus Prime berhijrah ke peranti baharu dengan mengalih keluar semua penetapan lokasi), pilih tab Peranti Migrasi yang terletak di bahagian bawah sebelah kanan Rajah 10 pada halaman 14. Apabila anda memilih Tab Migration Devices, tetingkap akan muncul seperti yang ditunjukkan dalam Rajah 11 di halaman 15.
   Rajah 11. Peranti Migrasi
3. Dalam kotak dialog Peranti Migrasi, klik pada >, >>, <, dan << untuk mengalihkan peranti penghijrahan antara senarai Peranti migrasi yang serasi dan senarai Peranti migrasi yang dipilih. Nama peranti dalam senarai Peranti migrasi terpilih yang diikuti dengan teks (peranti semasa) menunjukkan bahawa peranti itu pada masa ini dinyatakan dalam senarai Peranti yang tersedia dalam kotak dialog Peranti. Peranti yang serasi disenaraikan dalam senarai Peranti migrasi yang serasi sebagai sebahagian atau sepenuhnya. Nota: Senarai peranti yang boleh dipindahkan separa akan ditunjukkan dalam perisian Intel Quartus Prime versi 20.2 dan seterusnya. Jika anda mahu perisian Intel Quartus Prime memaparkan semua peranti migrasi yang serasi dalam senarai Peranti migrasi yang serasi tanpa mengira gred kelajuan peranti migrasi, kemudian hidupkan pilihan Tunjukkan Semua Gred Kelajuan. Jika anda mahu perisian Intel Quartus Prime memaparkan hanya peranti migrasi Serasi yang mempunyai gred kelajuan yang sama seperti peranti sasaran dalam senarai Peranti migrasi Serasi, kemudian matikan pilihan Tunjukkan semua gred kelajuan.
4. Selepas memilih peranti untuk pemindahan (1SG065HH3F3512VG), klik OK dan kemudian anda boleh menyemak tugasan dalam .qsf file juga. Jika anda tidak menentukan sekurang-kurangnya satu peranti penghijrahan dalam kotak dialog Peranti Migrasi, maka medan tersebut memaparkan 0 peranti penghijrahan yang dipilih.
   Rajah 12. Tetapkan Tugasan Global
5. Selepas menentukan peranti untuk digunakan sebagai peranti migrasi, susun reka bentuk. Walau bagaimanapun, pemindahan peranti mungkin menyebabkan kekangan tambahan. Penyusunan mungkin gagal disebabkan oleh kekangan tambahan, dan menunjukkan mesej ralat seperti yang ditunjukkan dalam Rajah 13 pada halaman 16. Ralat muncul kerana peranti boleh dipindahkan sebahagiannya. Ralat ini menggesa anda menyemak tugasan pin dalam Perancang Pin seperti yang ditunjukkan dalam Rajah 14 di halaman 16.
   Rajah 13. Mesej Ralat
   Rajah 14. Perancang Pin
6. Untuk pin I/O yang tidak boleh dipindahkan, biarkannya sebagai NC. Anda boleh menetapkan pin I/O yang tidak digunakan sebagai input tri-state dalam perisian Intel Quartus Prime. Pergi ke Peranti dari tetingkap Project Navigator dan klik pada Devices and Pin Options seperti yang ditunjukkan dalam Rajah 15 pada halaman 16. Dalam tetingkap Device and Pin Options, di bawah senarai juntai bawah Simpan semua pin yang tidak digunakan, pilih As input tri- dinyatakan.
   Rajah 15. Halaman Peranti
   Rajah 16. Peranti dan Pilihan Pin
7. Keluarkan penetapan lokasi pin tidak boleh dipindahkan seperti yang ditunjukkan dalam Rajah 17 di halaman 17 dan susun reka bentuk.
   Rajah 17. Tugasan Lokasi
   Rajah 18. Kompilasi Reka Bentuk
8. Sebagai alternatif, jika anda mempunyai fleksibiliti untuk menukar pin tidak boleh dipindahkan dan piawaian I/Onya, maka anda boleh pergi ke Pin Migrasi View tetingkap dan semak keserasian pin dan tetapkan pin dengan sewajarnya.
9. Migrasi Pin View tetingkap menyediakan maklumat tentang kesesuaian pin untuk penghijrahan peranti. Anda boleh membuka tetingkap ini dalam Perancang Pin dengan mengklik pada View> Penghijrahan Pin View tingkap. Pilih pin dalam ini view untuk memaparkan maklumat pemindahan pin berikut:
   • Nombor pin
   • Peranti migrasi
   • Pencari pin
   • Hasil migrasi
   • Tunjukkan pin yang diserlahkan sahaja
   • Tunjukkan perbezaan migrasi
   • Eksport
   • Tunjukkan arahan
     Anda boleh mengakses arahan ini dengan menggunakan klik kanan pada Pin Migration View tetingkap dalam Perancang Pin. Anda boleh melihat perbezaan dan memudahkan penetapan pin seperti yang ditunjukkan dalam Rajah 19 di muka surat 18. Anda boleh melihat ke dalam pencari pin untuk mencari pin mengikut keperluan seperti yang ditunjukkan dalam Rajah 20 di muka surat 19.
     Rajah 19. Migrasi Pin View
     Rajah 20. Pencari Pin
10. Tukar tugasan pin seperti yang ditunjukkan dalam Rajah 21 pada halaman 19 dalam Perancang Pin dan susun reka bentuk. Anda akan melihat kompilasi yang berjaya.

Rajah 21. Pin Assignments

Migrasi Menggunakan UI Migrasi untuk Peranti 1SX065HH3F3512LG-1SX040HH2F3512LG
bekas ituampReka bentuk yang digunakan dalam migrasi ini ialah reka bentuk asas untuk menangani tugasan dan isu standard I/O. Rajah berikut menunjukkan syot kilat reka bentuk dengan penetapan pin.

Rajah 22. Cthample Design dengan Pin Assignments

1. Untuk memulakan penghijrahan antara peranti 1SX065HH3F3512LG-1SX040HH2F3512LG, klik kanan pada Peranti dalam tetingkap navigator projek. Tetingkap Peranti Migrasi akan muncul.
   Rajah 23. Peranti Migrasi
2. Selepas memilih peranti untuk pemindahan (1SX040HH2F3512LG), klik OK dan kemudian anda boleh menyemak tugasan dalam .qsf file. Jika anda tidak menentukan sekurang-kurangnya satu peranti migrasi dalam kotak dialog Peranti Migrasi, medan memaparkan 0 Peranti Migrasi Dipilih.
   Rajah 24. Tetapkan Tugasan Global
3. Selepas menentukan peranti untuk berhijrah, ikut langkah yang dinyatakan sebelum ini dan jadikan I/O yang tidak boleh dipindahkan seperti yang dinyatakan tiga kali dan kemudian susun reka bentuk.
   Rajah 25. Mesej Ralat
4. Laporan kompilasi menunjukkan ralat yang berkaitan dengan lokasi penetapan pin. Navigasi ke Perancang Pin dan alih keluar penetapan lokasi pin tersebut untuk menjadikannya pin yang tidak digunakan dan ia boleh dinyatakan tiga kali.
   Rajah 26. Pin Assignments
5. Selepas mengalih keluar tugasan, susun reka bentuk. Anda mungkin menghadapi lebih banyak ralat penyusunan yang menunjukkan anda ke arah standard I/O tidak keserasian dalam bank 3A dan 3D.
   Rajah 27. Ralat Penyusunan
6. Selepas anda mengalih keluar tugasan yang menunjukkan ketidakserasian seperti yang ditunjukkan dalam Rajah 28 di halaman 22, menyusun semula reka bentuk akan memberikan penyusunan yang berjaya.
   Nota: Anda boleh mengalih keluar reka bentuk logik yang tidak digunakan dan memutuskan sambungan pin daripada perisian Intel Quartus Prime. Jika anda tidak mengalih keluar pin yang tidak boleh digunakan ini daripada reka bentuk Intel Quartus Prime, perisian akan secara automatik memuatkan lokasi untuk pin ini dengan reka bentuk yang disambungkan.
   Rajah 28. Pin Assignments
   Rajah 29. Kompilasi Reka Bentuk
7. Sebagai alternatif, jika anda mempunyai fleksibiliti untuk menukar pin tidak boleh dipindahkan dan standard I/Onya, anda boleh menyemak Pin Migrasi View tetingkap untuk mendapatkan maklumat tentang kesesuaian pin untuk pemindahan peranti. Anda boleh menukar pin dengan sewajarnya untuk penyusunan yang berjaya.

Sejarah Semakan Dokumen untuk AN921: Garis Panduan Penghijrahan Peranti untuk Pakej Intel Stratix 10 HF35

Versi Dokumen	Perubahan
2020.09.11	Keluaran awal.

Perbadanan Intel. Hak cipta terpelihara. Intel, logo Intel dan tanda Intel lain ialah tanda dagangan Intel Corporation atau anak syarikatnya. Intel menjamin prestasi produk FPGA dan semikonduktornya mengikut spesifikasi semasa menurut waranti standard Intel, tetapi berhak untuk membuat perubahan pada mana-mana produk dan perkhidmatan pada bila-bila masa tanpa notis. Intel tidak memikul tanggungjawab atau liabiliti yang timbul daripada aplikasi atau penggunaan mana-mana maklumat, produk atau perkhidmatan yang diterangkan di sini kecuali seperti yang dipersetujui secara bertulis oleh Intel. Pelanggan Intel dinasihatkan untuk mendapatkan versi terkini spesifikasi peranti sebelum bergantung pada sebarang maklumat yang diterbitkan dan sebelum membuat pesanan untuk produk atau perkhidmatan. Nama dan jenama lain boleh dituntut sebagai hak milik orang lain. AN 921: Garis Panduan Penghijrahan Peranti untuk Pakej Intel® Stratix® 10 HF35

Dokumen / Sumber

Garis Panduan Penghijrahan Peranti intel AN 921 untuk Pakej Stratix 10 HF35 [pdf] Panduan Pengguna Garis Panduan Penghijrahan Peranti AN 921 untuk Pakej Stratix 10 HF35, AN 921, Garis Panduan Penghijrahan Peranti untuk Pakej Stratix 10 HF35, Garis Panduan untuk Pakej Stratix 10 HF35, Pakej Stratix 10 HF35, Pakej HF35

Rujukan

• Manual Pengguna